Fitter report for DE2_70
Mon Sep 29 16:08:14 2008
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Mon Sep 29 16:08:14 2008    ;
; Quartus II Version                 ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name                      ; DE2_70                                   ;
; Top-level Entity Name              ; DE2_70                                   ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C70F896C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,973 / 68,416 ( 3 % )                   ;
;     Total combinational functions  ; 1,675 / 68,416 ( 2 % )                   ;
;     Dedicated logic registers      ; 1,264 / 68,416 ( 2 % )                   ;
; Total registers                    ; 1304                                     ;
; Total pins                         ; 530 / 622 ( 85 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 93,960 / 1,152,000 ( 8 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP2C70F896C6       ;                                ;
; Use smart compilation                                              ; On                 ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 2                  ; 1                              ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                               ; All paths          ; IO Paths and Minimum TPD Paths ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                ; Off                            ;
; Optimize Fast-Corner Timing                                        ; Off                ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers                                              ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                ; Off                            ;
; Fitter Effort                                                      ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal             ; Normal                         ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                 ; -1                             ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 3648    ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                             ;
+-----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Sdram_Control_4Port:sdram0|mDATAOUT[2]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[2]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[3]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[3]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[4]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[4]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[5]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[5]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[6]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[6]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[7]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[7]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[8]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[8]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[9]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[9]       ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[10] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[10]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[11] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[11]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[12] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[12]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[13] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[13]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram0|mDATAOUT[14] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[14]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[2]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[18]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[3]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[19]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[4]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[20]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[5]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[21]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[6]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[22]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[7]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[23]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[8]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[24]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[9]  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[25]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[10] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[26]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[11] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[27]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[12] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[28]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[13] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[29]      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:sdram1|mDATAOUT[14] ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; DRAM_DQ[30]      ; COMBOUT          ;                       ;
; rCCD_DATA[0]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]       ; COMBOUT          ;                       ;
; rCCD_DATA[1]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]       ; COMBOUT          ;                       ;
; rCCD_DATA[2]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]        ; COMBOUT          ;                       ;
; rCCD_DATA[3]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]        ; COMBOUT          ;                       ;
; rCCD_DATA[4]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]        ; COMBOUT          ;                       ;
; rCCD_DATA[5]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]        ; COMBOUT          ;                       ;
; rCCD_DATA[6]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]        ; COMBOUT          ;                       ;
; rCCD_DATA[7]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]        ; COMBOUT          ;                       ;
; rCCD_DATA[8]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]        ; COMBOUT          ;                       ;
; rCCD_DATA[9]                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[2]        ; COMBOUT          ;                       ;
; rCCD_DATA[10]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]        ; COMBOUT          ;                       ;
; rCCD_DATA[11]                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[0]        ; COMBOUT          ;                       ;
; rCCD_FVAL                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[18]       ; COMBOUT          ;                       ;
; rCCD_LVAL                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[17]       ; COMBOUT          ;                       ;
+-----------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/0Clare/DE2-70/Q80/DE2_70_D5M_LTM_diation/release/DE2_70.pin.


+----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                            ;
+---------------------------------------------+------------------------------------------------------------+
; Resource                                    ; Usage                                                      ;
+---------------------------------------------+------------------------------------------------------------+
; Total logic elements                        ; 1,973 / 68,416 ( 3 % )                                     ;
;     -- Combinational with no register       ; 709                                                        ;
;     -- Register only                        ; 298                                                        ;
;     -- Combinational with a register        ; 966                                                        ;
;                                             ;                                                            ;
; Logic element usage by number of LUT inputs ;                                                            ;
;     -- 4 input functions                    ; 717                                                        ;
;     -- 3 input functions                    ; 429                                                        ;
;     -- <=2 input functions                  ; 529                                                        ;
;     -- Register only                        ; 298                                                        ;
;                                             ;                                                            ;
; Logic elements by mode                      ;                                                            ;
;     -- normal mode                          ; 1206                                                       ;
;     -- arithmetic mode                      ; 469                                                        ;
;                                             ;                                                            ;
; Total registers*                            ; 1,304 / 70,234 ( 2 % )                                     ;
;     -- Dedicated logic registers            ; 1,264 / 68,416 ( 2 % )                                     ;
;     -- I/O registers                        ; 40 / 1,818 ( 2 % )                                         ;
;                                             ;                                                            ;
; Total LABs:  partially or completely used   ; 162 / 4,276 ( 4 % )                                        ;
; User inserted logic elements                ; 0                                                          ;
; Virtual pins                                ; 0                                                          ;
; I/O pins                                    ; 530 / 622 ( 85 % )                                         ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )                                             ;
; Global signals                              ; 16                                                         ;
; M4Ks                                        ; 27 / 250 ( 11 % )                                          ;
; Total memory bits                           ; 93,960 / 1,152,000 ( 8 % )                                 ;
; Total RAM block bits                        ; 124,416 / 1,152,000 ( 11 % )                               ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )                                            ;
; PLLs                                        ; 2 / 4 ( 50 % )                                             ;
; Global clocks                               ; 16 / 16 ( 100 % )                                          ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                              ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                                               ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 4%                                               ;
; Maximum fan-out node                        ; sdram_pll:sdram_pll0|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 623                                                        ;
; Highest non-global fan-out signal           ; ~GND                                                       ;
; Highest non-global fan-out                  ; 115                                                        ;
; Total fan-out                               ; 10220                                                      ;
; Average fan-out                             ; 2.72                                                       ;
+---------------------------------------------+------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_CLKIN_N0 ; T25   ; 6        ; 95           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_N1 ; AH14  ; 8        ; 49           ; 0            ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P0 ; T24   ; 6        ; 95           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P1 ; AG15  ; 8        ; 49           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT   ; E19   ; 4        ; 67           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28       ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50       ; AD15  ; 7        ; 49           ; 0            ; 1           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2     ; D16   ; 4        ; 47           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_3     ; R28   ; 5        ; 95           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4     ; R3    ; 2        ; 0            ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iENET_INT     ; C27   ; 4        ; 89           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iEXT_CLOCK    ; R29   ; 5        ; 95           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iFLASH_RY_N   ; AH30  ; 6        ; 95           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD     ; W22   ; 6        ; 95           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]       ; T29   ; 6        ; 95           ; 24           ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; T28   ; 6        ; 95           ; 24           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]       ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]       ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ0    ; G12   ; 3        ; 22           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ1    ; F12   ; 3        ; 26           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT0     ; F13   ; 3        ; 33           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT1     ; J13   ; 3        ; 33           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]        ; AA23  ; 6        ; 95           ; 8            ; 1           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]       ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]       ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]       ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]       ; T9    ; 1        ; 0            ; 22           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]       ; L5    ; 2        ; 0            ; 41           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]       ; L4    ; 2        ; 0            ; 36           ; 4           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]       ; L7    ; 2        ; 0            ; 43           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]       ; L8    ; 2        ; 0            ; 43           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]        ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]        ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]        ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]        ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]        ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]        ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]        ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]        ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]        ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_CLK27    ; G15   ; 3        ; 47           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[0]     ; A6    ; 3        ; 11           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[1]     ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[2]     ; A5    ; 3        ; 9            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[3]     ; B5    ; 3        ; 9            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[4]     ; B4    ; 3        ; 7            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[5]     ; C4    ; 3        ; 9            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[6]     ; A3    ; 3        ; 3            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[7]     ; B3    ; 3        ; 5            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_HS       ; E13   ; 3        ; 33           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_VS       ; E14   ; 3        ; 40           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_CLK27    ; H15   ; 3        ; 47           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[0]     ; C10   ; 3        ; 20           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[1]     ; A9    ; 3        ; 24           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[2]     ; B9    ; 3        ; 24           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[3]     ; C9    ; 3        ; 18           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[4]     ; A8    ; 3        ; 18           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[5]     ; B8    ; 3        ; 18           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[6]     ; A7    ; 3        ; 13           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[7]     ; B7    ; 3        ; 13           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_HS       ; E15   ; 3        ; 44           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_VS       ; D15   ; 3        ; 42           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS     ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD     ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; oAUD_DACDAT   ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oAUD_XCK      ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[0]   ; AA4   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[10]  ; Y8    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[11]  ; AE4   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[12]  ; AF4   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[1]   ; AA5   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[2]   ; AA6   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[3]   ; AB5   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[4]   ; AB7   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[5]   ; AC4   ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[6]   ; AC5   ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[7]   ; AC6   ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[8]   ; AD4   ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[9]   ; AC7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[0]  ; AA9   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[1]  ; AA10  ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CAS_N  ; W10   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CKE    ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CLK    ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CS_N   ; Y10   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_LDQM0  ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_RAS_N  ; Y9    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_UDQM1  ; AB6   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_WE_N   ; W9    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[0]   ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[10]  ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[11]  ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[12]  ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[1]   ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[2]   ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[3]   ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[4]   ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[5]   ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[6]   ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[7]   ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[8]   ; W7    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[9]   ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[0]  ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[1]  ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CAS_N  ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CKE    ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CLK    ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CS_N   ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_LDQM0  ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_RAS_N  ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_UDQM1  ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_WE_N   ; M9    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CLK     ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CMD     ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CS_N    ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOR_N   ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOW_N   ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_RESET_N ; B29   ; 4        ; 91           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[0]   ; AF24  ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[10]  ; AH26  ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[11]  ; AJ26  ; 7        ; 85           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[12]  ; AK26  ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[13]  ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[14]  ; AK25  ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[15]  ; AH24  ; 7        ; 85           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[16]  ; AG25  ; 7        ; 87           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[17]  ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[18]  ; AD21  ; 7        ; 89           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[19]  ; AK28  ; 7        ; 89           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[1]   ; AG24  ; 7        ; 85           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[20]  ; AJ28  ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[21]  ; AE20  ; 7        ; 78           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[2]   ; AE23  ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[3]   ; AG23  ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[4]   ; AF23  ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[5]   ; AG22  ; 7        ; 80           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[6]   ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[7]   ; AF22  ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[8]   ; AH27  ; 7        ; 91           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[9]   ; AJ27  ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_BYTE_N ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_CE_N   ; AG28  ; 6        ; 95           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_OE_N   ; AG29  ; 6        ; 95           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_RST_N  ; AH28  ; 6        ; 95           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WE_N   ; AJ29  ; 6        ; 95           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WP_N   ; AH29  ; 6        ; 95           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_DP      ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[0]    ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[1]    ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[2]    ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[3]    ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[4]    ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[5]    ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[6]    ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_DP      ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[0]    ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[1]    ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[2]    ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[3]    ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[4]    ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[5]    ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[6]    ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_DP      ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[0]    ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[1]    ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[2]    ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[3]    ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[4]    ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[5]    ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[6]    ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_DP      ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[0]    ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[1]    ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[2]    ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[3]    ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[4]    ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[5]    ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[6]    ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_DP      ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[0]    ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[1]    ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[2]    ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[3]    ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[4]    ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[5]    ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[6]    ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_DP      ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[0]    ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[1]    ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[2]    ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[3]    ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[4]    ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[5]    ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[6]    ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_DP      ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[0]    ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[1]    ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[2]    ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[3]    ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[4]    ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[5]    ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[6]    ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_DP      ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[0]    ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[1]    ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[2]    ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[3]    ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[4]    ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[5]    ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[6]    ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oI2C_SCLK     ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oIRDA_TXD     ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_BLON     ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_EN       ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_ON       ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RS       ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RW       ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[0]      ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[1]      ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[2]      ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[3]      ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[4]      ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[5]      ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[6]      ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[7]      ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[8]      ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[0]      ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[10]     ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[11]     ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[12]     ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[13]     ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[14]     ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[15]     ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[16]     ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[17]     ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[1]      ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[2]      ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[3]      ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[4]      ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[5]      ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[6]      ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[7]      ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[8]      ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[9]      ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[0]     ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[1]     ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_CS_N     ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK0_N  ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK1_N  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_OE_N     ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_RESET_N  ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_WE_N     ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSD_CLK       ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSC_N  ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSP_N  ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADV_N   ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[0]    ; AG8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[10]   ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[11]   ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[12]   ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[13]   ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[14]   ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[15]   ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[16]   ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[17]   ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[18]   ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[1]    ; AF8   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[2]    ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[3]    ; AG7   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[4]    ; AG6   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[5]    ; AG5   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[6]    ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[7]    ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[8]    ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[9]    ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[0] ; AC21  ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[1] ; AC20  ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[2] ; AD20  ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[3] ; AH20  ; 7        ; 74           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE1_N   ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE2     ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE3_N   ; AD22  ; 7        ; 85           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CLK     ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_GW_N    ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_OE_N    ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_WE_N    ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD1_RESET_N  ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD2_RESET_N  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_CTS     ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_TXD     ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_BLANK_N  ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[0]     ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[1]     ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[2]     ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[3]     ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[4]     ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[5]     ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[6]     ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[7]     ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[8]     ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[9]     ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_CLOCK    ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[0]     ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[1]     ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[2]     ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[3]     ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[4]     ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[5]     ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[6]     ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[7]     ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[8]     ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[9]     ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_HS       ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[0]     ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[1]     ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[2]     ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[3]     ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[4]     ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[5]     ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[6]     ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[7]     ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[8]     ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[9]     ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_SYNC_N   ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_VS       ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK    ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK       ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK    ; G18   ; 4        ; 60           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[16]    ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[17]    ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[18]    ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[19]    ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[20]    ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[21]    ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[22]    ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[23]    ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[24]    ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[25]    ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[26]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[27]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[28]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[29]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[30]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[31]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[0]      ; A23   ; 4        ; 76           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[10]     ; B25   ; 4        ; 82           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[11]     ; A25   ; 4        ; 80           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[12]     ; C24   ; 4        ; 78           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[13]     ; B24   ; 4        ; 80           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[14]     ; A24   ; 4        ; 78           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[15]     ; B23   ; 4        ; 78           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[1]      ; C22   ; 4        ; 76           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[2]      ; B22   ; 4        ; 71           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[3]      ; A22   ; 4        ; 71           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[4]      ; B21   ; 4        ; 69           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[5]      ; A21   ; 4        ; 67           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[6]      ; B20   ; 4        ; 62           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[7]      ; A20   ; 4        ; 62           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[8]      ; B26   ; 4        ; 85           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[9]      ; A26   ; 4        ; 85           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ15_AM1 ; AE24  ; 7        ; 93           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[0]    ; AF29  ; 6        ; 95           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[10]   ; AD29  ; 6        ; 95           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[11]   ; AC28  ; 6        ; 95           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[12]   ; AC30  ; 6        ; 95           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[13]   ; AB30  ; 6        ; 95           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[14]   ; AA30  ; 6        ; 95           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[1]    ; AE28  ; 6        ; 95           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[2]    ; AE30  ; 6        ; 95           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[3]    ; AD30  ; 6        ; 95           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[4]    ; AC29  ; 6        ; 95           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[5]    ; AB29  ; 6        ; 95           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[6]    ; AA29  ; 6        ; 95           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[7]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[8]    ; AF30  ; 6        ; 95           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[9]    ; AE29  ; 6        ; 95           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]      ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]     ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]     ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]     ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]     ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]     ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]     ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]     ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]     ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]     ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]     ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]      ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]     ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]     ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]     ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]     ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]     ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]     ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]     ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]     ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]     ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]     ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]      ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]     ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]     ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]      ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]      ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]      ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]      ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]      ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]      ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]      ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]      ; G27   ; 5        ; 95           ; 44           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]     ; K29   ; 5        ; 95           ; 35           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]     ; M25   ; 5        ; 95           ; 39           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]     ; K30   ; 5        ; 95           ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]     ; M24   ; 5        ; 95           ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]     ; L29   ; 5        ; 95           ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]     ; L30   ; 5        ; 95           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]     ; P26   ; 5        ; 95           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]     ; P28   ; 5        ; 95           ; 30           ; 3           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]     ; P25   ; 5        ; 95           ; 30           ; 0           ; 0                     ; 4                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]     ; P27   ; 5        ; 95           ; 30           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]      ; G28   ; 5        ; 95           ; 44           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]     ; M29   ; 5        ; 95           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]     ; R26   ; 5        ; 95           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]     ; M30   ; 5        ; 95           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]     ; R27   ; 5        ; 95           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]     ; P24   ; 5        ; 95           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]     ; N28   ; 5        ; 95           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]     ; P23   ; 5        ; 95           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]     ; N29   ; 5        ; 95           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]     ; R23   ; 5        ; 95           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]     ; P29   ; 5        ; 95           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]      ; H27   ; 5        ; 95           ; 44           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]     ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]     ; P30   ; 5        ; 95           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]      ; L24   ; 5        ; 95           ; 41           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]      ; H28   ; 5        ; 95           ; 44           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]      ; L25   ; 5        ; 95           ; 41           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]      ; K27   ; 5        ; 95           ; 38           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]      ; L28   ; 5        ; 95           ; 35           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]      ; K28   ; 5        ; 95           ; 38           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]      ; L27   ; 5        ; 95           ; 35           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_N0 ; H23   ; 5        ; 95           ; 49           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_N1 ; AF27  ; 6        ; 95           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P0 ; G24   ; 5        ; 95           ; 49           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P1 ; AF28  ; 6        ; 95           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT       ; H18   ; 4        ; 65           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[0]       ; E1    ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[1]       ; E3    ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[2]       ; D2    ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[3]       ; D3    ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[4]       ; C1    ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[5]       ; C2    ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[6]       ; C3    ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[7]       ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[0]       ; H10   ; 3        ; 7            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[10]      ; D6    ; 3        ; 11           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[11]      ; E7    ; 3        ; 1            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[12]      ; D7    ; 3        ; 11           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[13]      ; E8    ; 3        ; 3            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[14]      ; D9    ; 3        ; 18           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[15]      ; G10   ; 3        ; 7            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[1]       ; G9    ; 3        ; 5            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[2]       ; G11   ; 3        ; 15           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[3]       ; F11   ; 3        ; 24           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[4]       ; J12   ; 3        ; 20           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[5]       ; H12   ; 3        ; 22           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[6]       ; H13   ; 3        ; 29           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[7]       ; G13   ; 3        ; 31           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[8]       ; D4    ; 3        ; 1            ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[9]       ; D5    ; 3        ; 1            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_FSPEED     ; F7    ; 3        ; 1            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_LSPEED     ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBCLK      ; F24   ; 4        ; 93           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBDAT      ; E24   ; 4        ; 93           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSCLK      ; D26   ; 4        ; 91           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSDAT      ; D25   ; 4        ; 82           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD         ; W28   ; 6        ; 95           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT         ; W29   ; 6        ; 95           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT3        ; Y30   ; 6        ; 95           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[0]    ; AK9   ; 8        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[1]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[2]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[3]    ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[0]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10]    ; AH17  ; 7        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12]    ; AH18  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13]    ; AK19  ; 7        ; 62           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15]    ; AK23  ; 7        ; 76           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[16]    ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[17]    ; AK21  ; 7        ; 69           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[18]    ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[19]    ; AK22  ; 7        ; 71           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]     ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[20]    ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[21]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[22]    ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[23]    ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[24]    ; AK14  ; 8        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[25]    ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[27]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[28]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[29]    ; AK7   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[30]    ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[31]    ; AK8   ; 8        ; 22           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]     ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]     ; AK11  ; 8        ; 31           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]     ; AH12  ; 8        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]     ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]     ; AH16  ; 7        ; 51           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 76 / 85 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 79 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 66 / 72 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 68 / 85 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 81 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 68 / 74 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 69 / 72 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; iTD1_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; iTD1_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 615        ; 3        ; iTD1_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 612        ; 3        ; iTD2_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 606        ; 3        ; iTD2_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 594        ; 3        ; iTD2_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ENET_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 532        ; 4        ; ENET_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ENET_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 518        ; 4        ; ENET_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 514        ; 4        ; ENET_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 510        ; 4        ; ENET_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 503        ; 4        ; ENET_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; oENET_IOR_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; DRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; DRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; DRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; oDRAM0_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; oDRAM0_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; oDRAM0_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; oDRAM0_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; oDRAM0_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; oDRAM0_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; FLASH_DQ[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; FLASH_DQ[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; DRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; DRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; oDRAM0_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; oDRAM0_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; oDRAM0_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; FLASH_DQ[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; FLASH_DQ[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; oDRAM0_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; oDRAM0_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; oDRAM0_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; oDRAM0_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; FLASH_DQ[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ; 365        ; 6        ; FLASH_DQ[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; FLASH_DQ[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; oDRAM0_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; oDRAM0_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; oFLASH_A[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; FLASH_DQ[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; FLASH_DQ[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 147        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; oDRAM0_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; oFLASH_A[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; oFLASH_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; FLASH_DQ15_AM1                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; FLASH_DQ[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 352        ; 6        ; FLASH_DQ[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; FLASH_DQ[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 154        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; oDRAM0_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oFLASH_A[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; oFLASH_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; oFLASH_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; oFLASH_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GPIO_CLKOUT_N1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GPIO_CLKOUT_P1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 343        ; 6        ; FLASH_DQ[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; FLASH_DQ[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GPIO_CLKIN_P1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; oFLASH_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; oFLASH_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; oFLASH_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; oFLASH_A[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; oFLASH_CE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; oFLASH_OE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GPIO_CLKIN_N1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; oFLASH_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; oFLASH_A[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; oFLASH_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; oFLASH_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; oFLASH_RST_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH29     ; 332        ; 6        ; oFLASH_WP_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 334        ; 6        ; iFLASH_RY_N                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; SRAM_DPA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; SRAM_DPA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oFLASH_A[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; oFLASH_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; oFLASH_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; oFLASH_A[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; oFLASH_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; SRAM_DPA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; SRAM_DPA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; oFLASH_A[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; oFLASH_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; oFLASH_A[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; iTD1_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 621        ; 3        ; iTD1_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 618        ; 3        ; iTD1_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 614        ; 3        ; iTD1_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 611        ; 3        ; iTD2_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 3        ; iTD2_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 593        ; 3        ; iTD2_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oTD2_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ENET_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 531        ; 4        ; ENET_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 527        ; 4        ; ENET_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 517        ; 4        ; ENET_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 513        ; 4        ; ENET_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ENET_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ENET_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 499        ; 4        ; oENET_CMD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 496        ; 4        ; oENET_IOW_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 493        ; 4        ; oENET_RESET_N                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; iTD1_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; iTD2_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 600        ; 3        ; iTD2_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; ENET_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; ENET_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; iENET_INT                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 492        ; 4        ; oENET_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OTG_D[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OTG_D[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OTG_D[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OTG_D[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 608        ; 3        ; oOTG_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 604        ; 3        ; OTG_D[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 599        ; 3        ; oOTG_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oOTG_DACK0_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; iTD2_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; oENET_CLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OTG_D[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OTG_D[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 609        ; 3        ; oOTG_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 607        ; 3        ; oOTG_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 596        ; 3        ; oOTG_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 589        ; 3        ; oOTG_DACK1_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 579        ; 3        ; iTD1_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 570        ; 3        ; iTD1_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 566        ; 3        ; iTD2_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OTG_FSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OTG_LSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OTG_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 590        ; 3        ; iOTG_DREQ1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 580        ; 3        ; iOTG_INT0                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; oDRAM1_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OTG_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 623        ; 3        ; OTG_D[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OTG_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 597        ; 3        ; iOTG_DREQ0                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OTG_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; iTD1_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GPIO_CLKOUT_P0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; OTG_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; OTG_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OTG_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oOTG_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 563        ; 3        ; iTD2_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GPIO_CLKOUT_N0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 467        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OTG_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 581        ; 3        ; iOTG_INT1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 446        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; oDRAM1_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 435        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 431        ; 5        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 432        ; 5        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; oDRAM1_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; oDRAM1_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 447        ; 5        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 426        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; oDRAM1_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; oDRAM1_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; oDRAM1_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 419        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 418        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 417        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 416        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 415        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 403        ; 5        ; iCLK_50_3                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 404        ; 5        ; iEXT_CLOCK                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oDRAM1_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oDRAM1_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oDRAM1_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oDRAM1_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oDRAM1_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GPIO_CLKIN_P0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 401        ; 6        ; GPIO_CLKIN_N0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; DRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; DRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; DRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; oDRAM1_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; oDRAM1_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oDRAM1_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oDRAM1_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; DRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; DRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; oDRAM1_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; oDRAM1_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; oDRAM0_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; DRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; DRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; DRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; oDRAM1_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; oDRAM1_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; oDRAM1_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; oDRAM0_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; oDRAM0_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; DRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; DRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; DRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oDRAM1_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; oDRAM1_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; oDRAM0_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; oDRAM0_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; oDRAM0_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; FLASH_DQ[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; oFLASH_BYTE_N                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                        ;
+----------------------------------+--------------------------------------------------+----------------------------------------------+
; Name                             ; sdram_pll:sdram_pll0|altpll:altpll_component|pll ; vga_pll:vga_pll0|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------------------+----------------------------------------------+
; PLL mode                         ; Normal                                           ; Normal                                       ;
; Compensate clock                 ; clock0                                           ; clock0                                       ;
; Self reset on gated loss of lock ; Off                                              ; Off                                          ;
; Gate lock counter                ; --                                               ; --                                           ;
; Input frequency 0                ; 50.0 MHz                                         ; 50.0 MHz                                     ;
; Input frequency 1                ; --                                               ; --                                           ;
; Nominal PFD frequency            ; 50.0 MHz                                         ; 50.0 MHz                                     ;
; Nominal VCO frequency            ; 1000.0 MHz                                       ; 800.0 MHz                                    ;
; VCO post scale                   ; --                                               ; --                                           ;
; VCO multiply                     ; --                                               ; --                                           ;
; VCO divide                       ; --                                               ; --                                           ;
; Freq min lock                    ; 25.0 MHz                                         ; 31.25 MHz                                    ;
; Freq max lock                    ; 50.0 MHz                                         ; 62.5 MHz                                     ;
; M VCO Tap                        ; 4                                                ; 0                                            ;
; M Initial                        ; 2                                                ; 1                                            ;
; M value                          ; 20                                               ; 16                                           ;
; N value                          ; 1                                                ; 1                                            ;
; Preserve counter order           ; Off                                              ; Off                                          ;
; PLL location                     ; PLL_2                                            ; PLL_3                                        ;
; Inclk0 signal                    ; iCLK_50_3                                        ; iCLK_50_2                                    ;
; Inclk1 signal                    ; --                                               ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                    ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                               ; --                                           ;
+----------------------------------+--------------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                  ;
+----------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; Name                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk0 ; clock0       ; 10   ; 3   ; 166.67 MHz       ; 0 (0 ps)       ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 2       ; 4       ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk1 ; clock1       ; 10   ; 3   ; 166.67 MHz       ; -90 (-1500 ps) ; 50/50      ; C1      ; 6             ; 3/3 Even   ; 1       ; 0       ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk2 ; clock2       ; 10   ; 3   ; 166.67 MHz       ; -90 (-1500 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ;
; vga_pll:vga_pll0|altpll:altpll_component|_clk0     ; clock0       ; 2    ; 3   ; 33.33 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                               ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_70                                          ; 1973 (3)    ; 1264 (1)                  ; 40 (40)       ; 93960       ; 27   ; 0            ; 0       ; 0         ; 530  ; 0            ; 709 (2)      ; 298 (0)           ; 966 (1)          ; |DE2_70                                                                                                                                                           ; work         ;
;    |Binary:binary0|                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |DE2_70|Binary:binary0                                                                                                                                            ; work         ;
;    |CCD_Capture:capture0|                        ; 90 (90)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 78 (78)          ; |DE2_70|CCD_Capture:capture0                                                                                                                                      ; work         ;
;    |Dilation:dilation0|                          ; 96 (81)     ; 91 (81)                   ; 0 (0)         ; 19152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 57 (57)           ; 34 (24)          ; |DE2_70|Dilation:dilation0                                                                                                                                        ; work         ;
;       |LineBuffer_dilation:b0|                   ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|Dilation:dilation0|LineBuffer_dilation:b0                                                                                                                 ; work         ;
;          |altshift_taps:altshift_taps_component| ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component                                                                           ; work         ;
;             |shift_taps_uin:auto_generated|      ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 19152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component|shift_taps_uin:auto_generated                                             ; work         ;
;                |altsyncram_gj81:altsyncram2|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 19152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component|shift_taps_uin:auto_generated|altsyncram_gj81:altsyncram2                 ; work         ;
;                |cntr_opf:cntr1|                  ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE2_70|Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component|shift_taps_uin:auto_generated|cntr_opf:cntr1                              ; work         ;
;    |I2C_CCD_Config:i2c_ccd_config0|              ; 250 (177)   ; 134 (96)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (81)     ; 31 (19)           ; 103 (77)         ; |DE2_70|I2C_CCD_Config:i2c_ccd_config0                                                                                                                            ; work         ;
;       |I2C_Controller:u0|                        ; 73 (73)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 12 (12)           ; 26 (26)          ; |DE2_70|I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0                                                                                                          ; work         ;
;    |RAW2RGB:raw0|                                ; 253 (238)   ; 111 (101)                 ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (137)    ; 32 (32)           ; 79 (69)          ; |DE2_70|RAW2RGB:raw0                                                                                                                                              ; work         ;
;       |Line_Buffer:L1|                           ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:raw0|Line_Buffer:L1                                                                                                                               ; work         ;
;          |altshift_taps:altshift_taps_component| ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component                                                                                         ; work         ;
;             |shift_taps_0jn:auto_generated|      ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_70|RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated                                                           ; work         ;
;                |altsyncram_sj81:altsyncram2|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2                               ; work         ;
;                |cntr_opf:cntr1|                  ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE2_70|RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1                                            ; work         ;
;    |Reset_Delay:reset0|                          ; 39 (39)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 26 (26)          ; |DE2_70|Reset_Delay:reset0                                                                                                                                        ; work         ;
;    |SEG7_LUT_8:seg0|                             ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0                                                                                                                                           ; work         ;
;       |SEG7_LUT:u0|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u0                                                                                                                               ; work         ;
;       |SEG7_LUT:u1|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u1                                                                                                                               ; work         ;
;       |SEG7_LUT:u2|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u2                                                                                                                               ; work         ;
;       |SEG7_LUT:u3|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u3                                                                                                                               ; work         ;
;       |SEG7_LUT:u4|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u4                                                                                                                               ; work         ;
;       |SEG7_LUT:u5|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u5                                                                                                                               ; work         ;
;       |SEG7_LUT:u6|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u6                                                                                                                               ; work         ;
;       |SEG7_LUT:u7|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70|SEG7_LUT_8:seg0|SEG7_LUT:u7                                                                                                                               ; work         ;
;    |Sdram_Control_4Port:sdram0|                  ; 503 (151)   ; 362 (87)                  ; 0 (0)         ; 23040       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (64)     ; 84 (6)            ; 281 (81)         ; |DE2_70|Sdram_Control_4Port:sdram0                                                                                                                                ; work         ;
;       |Sdram_FIFO:read_fifo1|                    ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 31 (0)            ; 51 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 31 (0)            ; 51 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 98 (38)     ; 82 (21)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 31 (20)           ; 51 (18)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                       ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                       ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |alt_synch_pipe_qdb:rs_dgwp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp                            ; work         ;
;                   |dffpipe_oe9:dffpipe9|         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp|dffpipe_oe9:dffpipe9       ; work         ;
;                |alt_synch_pipe_ud8:ws_dgrp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 6 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                            ; work         ;
;                   |dffpipe_pe9:dffpipe11|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe11      ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5  ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                    ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                    ; work         ;
;       |Sdram_FIFO:write_fifo1|                   ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 30 (0)            ; 52 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|               ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 30 (0)            ; 52 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                 ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 98 (37)     ; 82 (21)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (7)       ; 30 (15)           ; 52 (20)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                      ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                      ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                      ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                           ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                          ; work         ;
;                |alt_synch_pipe_qdb:rs_dgwp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 2 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp                           ; work         ;
;                   |dffpipe_oe9:dffpipe9|         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp|dffpipe_oe9:dffpipe9      ; work         ;
;                |alt_synch_pipe_ud8:ws_dgrp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                           ; work         ;
;                   |dffpipe_pe9:dffpipe11|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe11     ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                             ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5 ; work         ;
;                |dffpipe_kec:rs_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                   ; work         ;
;                |dffpipe_kec:rs_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                   ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                   ; work         ;
;       |Sdram_FIFO:write_fifo2|                   ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|               ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                 ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 15 (3)      ; 13 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (1)           ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                      ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                          ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                             ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5 ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                   ; work         ;
;       |command:command1|                         ; 63 (63)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 45 (45)          ; |DE2_70|Sdram_Control_4Port:sdram0|command:command1                                                                                                               ; work         ;
;       |control_interface:control1|               ; 78 (78)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 15 (15)           ; 39 (39)          ; |DE2_70|Sdram_Control_4Port:sdram0|control_interface:control1                                                                                                     ; work         ;
;    |Sdram_Control_4Port:sdram1|                  ; 469 (148)   ; 351 (87)                  ; 0 (0)         ; 23040       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (61)     ; 84 (4)            ; 267 (84)         ; |DE2_70|Sdram_Control_4Port:sdram1                                                                                                                                ; work         ;
;       |Sdram_FIFO:read_fifo1|                    ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 31 (0)            ; 51 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1                                                                                                          ; work         ;
;          |dcfifo:dcfifo_component|               ; 98 (0)      ; 82 (0)                    ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 31 (0)            ; 51 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                  ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 98 (38)     ; 82 (21)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 31 (19)           ; 51 (18)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                       ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                       ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ; work         ;
;                |alt_synch_pipe_qdb:rs_dgwp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp                            ; work         ;
;                   |dffpipe_oe9:dffpipe9|         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp|dffpipe_oe9:dffpipe9       ; work         ;
;                |alt_synch_pipe_ud8:ws_dgrp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                            ; work         ;
;                   |dffpipe_pe9:dffpipe11|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe11      ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5  ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                    ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                    ; work         ;
;       |Sdram_FIFO:write_fifo1|                   ; 99 (0)      ; 82 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 30 (0)            ; 52 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|               ; 99 (0)      ; 82 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 30 (0)            ; 52 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                 ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 99 (39)     ; 82 (21)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (13)      ; 30 (15)           ; 52 (14)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                      ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                      ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                      ; work         ;
;                |a_graycounter_egc:wrptr_gp|      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                           ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                          ; work         ;
;                |alt_synch_pipe_qdb:rs_dgwp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 1 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp                           ; work         ;
;                   |dffpipe_oe9:dffpipe9|         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_qdb:rs_dgwp|dffpipe_oe9:dffpipe9      ; work         ;
;                |alt_synch_pipe_ud8:ws_dgrp|      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp                           ; work         ;
;                   |dffpipe_pe9:dffpipe11|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_ud8:ws_dgrp|dffpipe_pe9:dffpipe11     ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                             ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5 ; work         ;
;                |dffpipe_kec:rs_brp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                   ; work         ;
;                |dffpipe_kec:rs_bwp|              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                   ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                   ; work         ;
;       |Sdram_FIFO:write_fifo2|                   ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|               ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                 ; work         ;
;             |dcfifo_m2o1:auto_generated|         ; 15 (3)      ; 13 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (1)           ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                      ; work         ;
;                |a_graycounter_o96:rdptr_g1p|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                          ; work         ;
;                |altsyncram_1l81:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                             ; work         ;
;                   |altsyncram_drg1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5 ; work         ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70|Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                   ; work         ;
;       |command:command1|                         ; 64 (64)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 45 (45)          ; |DE2_70|Sdram_Control_4Port:sdram1|command:command1                                                                                                               ; work         ;
;       |control_interface:control1|               ; 45 (45)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 23 (23)          ; |DE2_70|Sdram_Control_4Port:sdram1|control_interface:control1                                                                                                     ; work         ;
;    |lcd_3wire_config:lcd_config0|                ; 96 (47)     ; 54 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (20)      ; 3 (3)             ; 51 (24)          ; |DE2_70|lcd_3wire_config:lcd_config0                                                                                                                              ; work         ;
;       |I2S_Controller:u0|                        ; 49 (49)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 27 (27)          ; |DE2_70|lcd_3wire_config:lcd_config0|I2S_Controller:u0                                                                                                            ; work         ;
;    |sdram_pll:sdram_pll0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|sdram_pll:sdram_pll0                                                                                                                                      ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|sdram_pll:sdram_pll0|altpll:altpll_component                                                                                                              ; work         ;
;    |touch_tcon:vga0|                             ; 116 (116)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 3 (3)             ; 48 (48)          ; |DE2_70|touch_tcon:vga0                                                                                                                                           ; work         ;
;    |vga_pll:vga_pll0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|vga_pll:vga_pll0                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70|vga_pll:vga_pll0|altpll:altpll_component                                                                                                                  ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; FLASH_DQ[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[5]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[7]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[9]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[11]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[13]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ15_AM1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[0]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[1]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[2]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[3]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[4]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[5]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[6]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[7]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[8]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[9]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[10]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[11]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[12]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[13]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[14]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[15]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_FSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_LSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[0]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[1]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[2]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[3]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[4]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[5]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[6]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_D[7]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT3        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; I2C_SDAT       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_KBDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_KBCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_MSDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_MSCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCLRCK    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_P1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[2]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[3]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[4]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[5]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[6]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[7]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[8]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[9]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[10]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[11]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[12]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[13]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[14]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[18]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[19]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[20]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[21]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[22]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[23]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[24]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[25]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[26]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[27]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[28]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[29]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[30]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N0 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_P0 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[1]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[2]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[3]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[4]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[5]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[6]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[7]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[8]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[9]      ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[10]     ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[11]     ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]     ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[18]     ; Bidir    ; --            ; 0             ; 6                     ; --  ;
; GPIO_1[19]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; iCLK_28        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_4      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iEXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oHEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_CTS      ; Output   ; --            ; --            ; --                    ; --  ;
; iUART_RTS      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oIRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; iIRDA_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oDRAM0_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_RST_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WP_N    ; Output   ; --            ; --            ; --                    ; --  ;
; iFLASH_RY_N    ; Input    ; 0             ; 0             ; --                    ; --  ;
; oFLASH_BYTE_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_OE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_CE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSC_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSP_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADV_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE1_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE2      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CE3_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_GW_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_OE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_WE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iOTG_INT0      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_INT1      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_DREQ0     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_DREQ1     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oOTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; oSD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_CLOCK     ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOW_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOR_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_RESET_N  ; Output   ; --            ; --            ; --                    ; --  ;
; iENET_INT      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; iAUD_ADCDAT    ; Input    ; 0             ; 0             ; --                    ; --  ;
; oAUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; iTD1_CLK27     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; oTD1_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iTD2_CLK27     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; oTD2_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKIN_N0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSW[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[10]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[11]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[12]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[16]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[17]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iUART_RXD      ; Input    ; 6             ; 6             ; --                    ; --  ;
; GPIO_CLKIN_N1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_3      ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iCLK_50        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iKEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iCLK_50_2      ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; FLASH_DQ[0]                                                         ;                   ;         ;
; FLASH_DQ[1]                                                         ;                   ;         ;
; FLASH_DQ[2]                                                         ;                   ;         ;
; FLASH_DQ[3]                                                         ;                   ;         ;
; FLASH_DQ[4]                                                         ;                   ;         ;
; FLASH_DQ[5]                                                         ;                   ;         ;
; FLASH_DQ[6]                                                         ;                   ;         ;
; FLASH_DQ[7]                                                         ;                   ;         ;
; FLASH_DQ[8]                                                         ;                   ;         ;
; FLASH_DQ[9]                                                         ;                   ;         ;
; FLASH_DQ[10]                                                        ;                   ;         ;
; FLASH_DQ[11]                                                        ;                   ;         ;
; FLASH_DQ[12]                                                        ;                   ;         ;
; FLASH_DQ[13]                                                        ;                   ;         ;
; FLASH_DQ[14]                                                        ;                   ;         ;
; FLASH_DQ15_AM1                                                      ;                   ;         ;
; SRAM_DQ[0]                                                          ;                   ;         ;
; SRAM_DQ[1]                                                          ;                   ;         ;
; SRAM_DQ[2]                                                          ;                   ;         ;
; SRAM_DQ[3]                                                          ;                   ;         ;
; SRAM_DQ[4]                                                          ;                   ;         ;
; SRAM_DQ[5]                                                          ;                   ;         ;
; SRAM_DQ[6]                                                          ;                   ;         ;
; SRAM_DQ[7]                                                          ;                   ;         ;
; SRAM_DQ[8]                                                          ;                   ;         ;
; SRAM_DQ[9]                                                          ;                   ;         ;
; SRAM_DQ[10]                                                         ;                   ;         ;
; SRAM_DQ[11]                                                         ;                   ;         ;
; SRAM_DQ[12]                                                         ;                   ;         ;
; SRAM_DQ[13]                                                         ;                   ;         ;
; SRAM_DQ[14]                                                         ;                   ;         ;
; SRAM_DQ[15]                                                         ;                   ;         ;
; SRAM_DQ[16]                                                         ;                   ;         ;
; SRAM_DQ[17]                                                         ;                   ;         ;
; SRAM_DQ[18]                                                         ;                   ;         ;
; SRAM_DQ[19]                                                         ;                   ;         ;
; SRAM_DQ[20]                                                         ;                   ;         ;
; SRAM_DQ[21]                                                         ;                   ;         ;
; SRAM_DQ[22]                                                         ;                   ;         ;
; SRAM_DQ[23]                                                         ;                   ;         ;
; SRAM_DQ[24]                                                         ;                   ;         ;
; SRAM_DQ[25]                                                         ;                   ;         ;
; SRAM_DQ[26]                                                         ;                   ;         ;
; SRAM_DQ[27]                                                         ;                   ;         ;
; SRAM_DQ[28]                                                         ;                   ;         ;
; SRAM_DQ[29]                                                         ;                   ;         ;
; SRAM_DQ[30]                                                         ;                   ;         ;
; SRAM_DQ[31]                                                         ;                   ;         ;
; SRAM_DPA[0]                                                         ;                   ;         ;
; SRAM_DPA[1]                                                         ;                   ;         ;
; SRAM_DPA[2]                                                         ;                   ;         ;
; SRAM_DPA[3]                                                         ;                   ;         ;
; OTG_D[0]                                                            ;                   ;         ;
; OTG_D[1]                                                            ;                   ;         ;
; OTG_D[2]                                                            ;                   ;         ;
; OTG_D[3]                                                            ;                   ;         ;
; OTG_D[4]                                                            ;                   ;         ;
; OTG_D[5]                                                            ;                   ;         ;
; OTG_D[6]                                                            ;                   ;         ;
; OTG_D[7]                                                            ;                   ;         ;
; OTG_D[8]                                                            ;                   ;         ;
; OTG_D[9]                                                            ;                   ;         ;
; OTG_D[10]                                                           ;                   ;         ;
; OTG_D[11]                                                           ;                   ;         ;
; OTG_D[12]                                                           ;                   ;         ;
; OTG_D[13]                                                           ;                   ;         ;
; OTG_D[14]                                                           ;                   ;         ;
; OTG_D[15]                                                           ;                   ;         ;
; OTG_FSPEED                                                          ;                   ;         ;
; OTG_LSPEED                                                          ;                   ;         ;
; LCD_D[0]                                                            ;                   ;         ;
; LCD_D[1]                                                            ;                   ;         ;
; LCD_D[2]                                                            ;                   ;         ;
; LCD_D[3]                                                            ;                   ;         ;
; LCD_D[4]                                                            ;                   ;         ;
; LCD_D[5]                                                            ;                   ;         ;
; LCD_D[6]                                                            ;                   ;         ;
; LCD_D[7]                                                            ;                   ;         ;
; SD_DAT                                                              ;                   ;         ;
; SD_DAT3                                                             ;                   ;         ;
; SD_CMD                                                              ;                   ;         ;
; I2C_SDAT                                                            ;                   ;         ;
; PS2_KBDAT                                                           ;                   ;         ;
; PS2_KBCLK                                                           ;                   ;         ;
; PS2_MSDAT                                                           ;                   ;         ;
; PS2_MSCLK                                                           ;                   ;         ;
; ENET_D[0]                                                           ;                   ;         ;
; ENET_D[1]                                                           ;                   ;         ;
; ENET_D[2]                                                           ;                   ;         ;
; ENET_D[3]                                                           ;                   ;         ;
; ENET_D[4]                                                           ;                   ;         ;
; ENET_D[5]                                                           ;                   ;         ;
; ENET_D[6]                                                           ;                   ;         ;
; ENET_D[7]                                                           ;                   ;         ;
; ENET_D[8]                                                           ;                   ;         ;
; ENET_D[9]                                                           ;                   ;         ;
; ENET_D[10]                                                          ;                   ;         ;
; ENET_D[11]                                                          ;                   ;         ;
; ENET_D[12]                                                          ;                   ;         ;
; ENET_D[13]                                                          ;                   ;         ;
; ENET_D[14]                                                          ;                   ;         ;
; ENET_D[15]                                                          ;                   ;         ;
; AUD_ADCLRCK                                                         ;                   ;         ;
; AUD_DACLRCK                                                         ;                   ;         ;
; AUD_BCLK                                                            ;                   ;         ;
; GPIO_0[0]                                                           ;                   ;         ;
; GPIO_1[12]                                                          ;                   ;         ;
; GPIO_1[13]                                                          ;                   ;         ;
; GPIO_1[16]                                                          ;                   ;         ;
; GPIO_1[21]                                                          ;                   ;         ;
; GPIO_1[22]                                                          ;                   ;         ;
; GPIO_1[23]                                                          ;                   ;         ;
; GPIO_1[24]                                                          ;                   ;         ;
; GPIO_1[25]                                                          ;                   ;         ;
; GPIO_1[26]                                                          ;                   ;         ;
; GPIO_1[27]                                                          ;                   ;         ;
; GPIO_1[28]                                                          ;                   ;         ;
; GPIO_1[29]                                                          ;                   ;         ;
; GPIO_1[30]                                                          ;                   ;         ;
; GPIO_1[31]                                                          ;                   ;         ;
; GPIO_CLKOUT_P1                                                      ;                   ;         ;
; DRAM_DQ[0]                                                          ;                   ;         ;
; DRAM_DQ[1]                                                          ;                   ;         ;
; DRAM_DQ[2]                                                          ;                   ;         ;
; DRAM_DQ[3]                                                          ;                   ;         ;
; DRAM_DQ[4]                                                          ;                   ;         ;
; DRAM_DQ[5]                                                          ;                   ;         ;
; DRAM_DQ[6]                                                          ;                   ;         ;
; DRAM_DQ[7]                                                          ;                   ;         ;
; DRAM_DQ[8]                                                          ;                   ;         ;
; DRAM_DQ[9]                                                          ;                   ;         ;
; DRAM_DQ[10]                                                         ;                   ;         ;
; DRAM_DQ[11]                                                         ;                   ;         ;
; DRAM_DQ[12]                                                         ;                   ;         ;
; DRAM_DQ[13]                                                         ;                   ;         ;
; DRAM_DQ[14]                                                         ;                   ;         ;
; DRAM_DQ[15]                                                         ;                   ;         ;
; DRAM_DQ[16]                                                         ;                   ;         ;
; DRAM_DQ[17]                                                         ;                   ;         ;
; DRAM_DQ[18]                                                         ;                   ;         ;
; DRAM_DQ[19]                                                         ;                   ;         ;
; DRAM_DQ[20]                                                         ;                   ;         ;
; DRAM_DQ[21]                                                         ;                   ;         ;
; DRAM_DQ[22]                                                         ;                   ;         ;
; DRAM_DQ[23]                                                         ;                   ;         ;
; DRAM_DQ[24]                                                         ;                   ;         ;
; DRAM_DQ[25]                                                         ;                   ;         ;
; DRAM_DQ[26]                                                         ;                   ;         ;
; DRAM_DQ[27]                                                         ;                   ;         ;
; DRAM_DQ[28]                                                         ;                   ;         ;
; DRAM_DQ[29]                                                         ;                   ;         ;
; DRAM_DQ[30]                                                         ;                   ;         ;
; DRAM_DQ[31]                                                         ;                   ;         ;
; GPIO_0[1]                                                           ;                   ;         ;
; GPIO_0[2]                                                           ;                   ;         ;
; GPIO_0[3]                                                           ;                   ;         ;
; GPIO_0[4]                                                           ;                   ;         ;
; GPIO_0[5]                                                           ;                   ;         ;
; GPIO_0[6]                                                           ;                   ;         ;
; GPIO_0[7]                                                           ;                   ;         ;
; GPIO_0[8]                                                           ;                   ;         ;
; GPIO_0[9]                                                           ;                   ;         ;
; GPIO_0[10]                                                          ;                   ;         ;
; GPIO_0[11]                                                          ;                   ;         ;
; GPIO_0[12]                                                          ;                   ;         ;
; GPIO_0[13]                                                          ;                   ;         ;
; GPIO_0[14]                                                          ;                   ;         ;
; GPIO_0[15]                                                          ;                   ;         ;
; GPIO_0[16]                                                          ;                   ;         ;
; GPIO_0[17]                                                          ;                   ;         ;
; GPIO_0[18]                                                          ;                   ;         ;
; GPIO_0[19]                                                          ;                   ;         ;
; GPIO_0[20]                                                          ;                   ;         ;
; GPIO_0[21]                                                          ;                   ;         ;
; GPIO_0[22]                                                          ;                   ;         ;
; GPIO_0[23]                                                          ;                   ;         ;
; GPIO_0[24]                                                          ;                   ;         ;
; GPIO_0[25]                                                          ;                   ;         ;
; GPIO_0[26]                                                          ;                   ;         ;
; GPIO_0[27]                                                          ;                   ;         ;
; GPIO_0[28]                                                          ;                   ;         ;
; GPIO_0[29]                                                          ;                   ;         ;
; GPIO_0[30]                                                          ;                   ;         ;
; GPIO_0[31]                                                          ;                   ;         ;
; GPIO_CLKOUT_N0                                                      ;                   ;         ;
; GPIO_CLKOUT_P0                                                      ;                   ;         ;
; GPIO_1[0]                                                           ;                   ;         ;
; GPIO_1[1]                                                           ;                   ;         ;
; GPIO_1[2]                                                           ;                   ;         ;
; GPIO_1[3]                                                           ;                   ;         ;
; GPIO_1[4]                                                           ;                   ;         ;
; GPIO_1[5]                                                           ;                   ;         ;
; GPIO_1[6]                                                           ;                   ;         ;
; GPIO_1[7]                                                           ;                   ;         ;
; GPIO_1[8]                                                           ;                   ;         ;
; GPIO_1[9]                                                           ;                   ;         ;
; GPIO_1[10]                                                          ;                   ;         ;
; GPIO_1[11]                                                          ;                   ;         ;
; GPIO_1[14]                                                          ;                   ;         ;
; GPIO_1[15]                                                          ;                   ;         ;
; GPIO_1[17]                                                          ;                   ;         ;
; GPIO_1[18]                                                          ;                   ;         ;
; GPIO_1[19]                                                          ;                   ;         ;
;      - I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|ACK4~254    ; 0                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|ACK3~237    ; 0                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|ACK1~145    ; 0                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|ACK2~257    ; 0                 ; 6       ;
; GPIO_1[20]                                                          ;                   ;         ;
; GPIO_CLKOUT_N1                                                      ;                   ;         ;
; iCLK_28                                                             ;                   ;         ;
; iCLK_50_4                                                           ;                   ;         ;
; iEXT_CLOCK                                                          ;                   ;         ;
; iUART_RTS                                                           ;                   ;         ;
; iIRDA_RXD                                                           ;                   ;         ;
; iFLASH_RY_N                                                         ;                   ;         ;
; iOTG_INT0                                                           ;                   ;         ;
; iOTG_INT1                                                           ;                   ;         ;
; iOTG_DREQ0                                                          ;                   ;         ;
; iOTG_DREQ1                                                          ;                   ;         ;
; iENET_INT                                                           ;                   ;         ;
; iAUD_ADCDAT                                                         ;                   ;         ;
; iTD1_CLK27                                                          ;                   ;         ;
; iTD1_D[0]                                                           ;                   ;         ;
; iTD1_D[1]                                                           ;                   ;         ;
; iTD1_D[2]                                                           ;                   ;         ;
; iTD1_D[3]                                                           ;                   ;         ;
; iTD1_D[4]                                                           ;                   ;         ;
; iTD1_D[5]                                                           ;                   ;         ;
; iTD1_D[6]                                                           ;                   ;         ;
; iTD1_D[7]                                                           ;                   ;         ;
; iTD1_HS                                                             ;                   ;         ;
; iTD1_VS                                                             ;                   ;         ;
; iTD2_CLK27                                                          ;                   ;         ;
; iTD2_D[0]                                                           ;                   ;         ;
; iTD2_D[1]                                                           ;                   ;         ;
; iTD2_D[2]                                                           ;                   ;         ;
; iTD2_D[3]                                                           ;                   ;         ;
; iTD2_D[4]                                                           ;                   ;         ;
; iTD2_D[5]                                                           ;                   ;         ;
; iTD2_D[6]                                                           ;                   ;         ;
; iTD2_D[7]                                                           ;                   ;         ;
; iTD2_HS                                                             ;                   ;         ;
; iTD2_VS                                                             ;                   ;         ;
; GPIO_CLKIN_N0                                                       ;                   ;         ;
; GPIO_CLKIN_P0                                                       ;                   ;         ;
; GPIO_CLKIN_P1                                                       ;                   ;         ;
; iSW[0]                                                              ;                   ;         ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[10]           ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[10]~871       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[9]~869        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[15]~890       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[8]            ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[8]~867        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[12]~884       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[11]~882       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[7]~865        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[13]~886       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[14]~888       ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[6]~863        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[3]~857        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[4]~859        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[5]~861        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[2]~855        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[2]~873        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[2]~877        ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[0]~892        ; 1                 ; 6       ;
;      - iSW[0]~_wirecell                                             ; 1                 ; 6       ;
;      - oLEDR[0]                                                     ; 1                 ; 6       ;
; iSW[1]                                                              ;                   ;         ;
;      - oLEDR[1]                                                     ; 0                 ; 6       ;
; iSW[2]                                                              ;                   ;         ;
;      - oLEDR[2]                                                     ; 0                 ; 6       ;
; iSW[3]                                                              ;                   ;         ;
;      - oLEDR[3]                                                     ; 1                 ; 6       ;
; iSW[4]                                                              ;                   ;         ;
;      - oLEDR[4]                                                     ; 0                 ; 6       ;
; iSW[5]                                                              ;                   ;         ;
;      - oLEDR[5]                                                     ; 1                 ; 6       ;
; iSW[6]                                                              ;                   ;         ;
;      - oLEDR[6]                                                     ; 0                 ; 6       ;
; iSW[7]                                                              ;                   ;         ;
;      - oLEDR[7]                                                     ; 1                 ; 6       ;
; iSW[8]                                                              ;                   ;         ;
;      - oLEDR[8]                                                     ; 1                 ; 6       ;
; iSW[9]                                                              ;                   ;         ;
;      - oLEDR[9]                                                     ; 0                 ; 6       ;
; iSW[10]                                                             ;                   ;         ;
;      - oLEDR[10]                                                    ; 0                 ; 6       ;
; iSW[11]                                                             ;                   ;         ;
;      - oLEDR[11]                                                    ; 0                 ; 6       ;
; iSW[12]                                                             ;                   ;         ;
;      - oLEDR[12]                                                    ; 0                 ; 6       ;
; iSW[13]                                                             ;                   ;         ;
;      - touch_tcon:vga0|oLCD_B[1]~39                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[3]~39                                 ; 0                 ; 6       ;
;      - oLEDR[13]                                                    ; 0                 ; 6       ;
; iSW[14]                                                             ;                   ;         ;
;      - touch_tcon:vga0|oLCD_G[0]~26                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[2]~27                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[3]~28                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[4]~29                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[5]~30                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[6]~31                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[7]~32                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[1]~33                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_B[1]~38                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_B[1]~39                                 ; 0                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[3]~39                                 ; 0                 ; 6       ;
;      - oLEDR[14]                                                    ; 0                 ; 6       ;
; iSW[15]                                                             ;                   ;         ;
;      - touch_tcon:vga0|oLCD_B[1]~38                                 ; 1                 ; 6       ;
;      - touch_tcon:vga0|oLCD_B[1]~39                                 ; 1                 ; 6       ;
;      - touch_tcon:vga0|oLCD_G[3]~39                                 ; 1                 ; 6       ;
;      - oLEDR[15]                                                    ; 1                 ; 6       ;
; iSW[16]                                                             ;                   ;         ;
;      - oLEDR[16]                                                    ; 1                 ; 6       ;
; iSW[17]                                                             ;                   ;         ;
;      - I2C_CCD_Config:i2c_ccd_config0|Mux8~265                      ; 1                 ; 6       ;
;      - oLEDR[17]                                                    ; 1                 ; 6       ;
;      - RAW2RGB:raw0|mirror_sw~feeder                                ; 1                 ; 6       ;
; iUART_RXD                                                           ;                   ;         ;
;      - oUART_TXD                                                    ; 0                 ; 6       ;
; GPIO_CLKIN_N1                                                       ;                   ;         ;
; iCLK_50_3                                                           ;                   ;         ;
; iKEY[2]                                                             ;                   ;         ;
;      - CCD_Capture:capture0|mSTART~27                               ; 1                 ; 6       ;
; iKEY[3]                                                             ;                   ;         ;
;      - CCD_Capture:capture0|mSTART~27                               ; 0                 ; 6       ;
; iCLK_50                                                             ;                   ;         ;
; iKEY[0]                                                             ;                   ;         ;
;      - Reset_Delay:reset0|Cont[0]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|oRST_2                                    ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[22]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[23]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[21]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[20]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[1]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[2]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[3]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[4]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[5]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[6]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[7]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[8]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[9]                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[10]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[11]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[12]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[13]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[14]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[15]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[16]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[17]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[18]                                  ; 0                 ; 6       ;
;      - Reset_Delay:reset0|Cont[19]                                  ; 0                 ; 6       ;
;      - GPIO_0[29]                                                   ; 0                 ; 6       ;
;      - Reset_Delay:reset0|oRST_1                                    ; 0                 ; 6       ;
;      - Reset_Delay:reset0|oRST_0                                    ; 0                 ; 6       ;
; iCLK_50_2                                                           ;                   ;         ;
; iKEY[1]                                                             ;                   ;         ;
;      - I2C_CCD_Config:i2c_ccd_config0|always1~0                     ; 1                 ; 6       ;
;      - I2C_CCD_Config:i2c_ccd_config0|iexposure_adj_delay[0]~feeder ; 1                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:capture0|X_Cont[12]~453                                                                                                      ; LCCOMB_X62_Y21_N0  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:capture0|Y_Cont[1]~405                                                                                                       ; LCCOMB_X65_Y21_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:capture0|always2~28                                                                                                          ; LCCOMB_X24_Y23_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:capture0|mCCD_FVAL                                                                                                           ; LCFF_X24_Y23_N1    ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:capture0|oDVAL                                                                                                               ; LCCOMB_X65_Y21_N22 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component|shift_taps_uin:auto_generated|cntr_opf:cntr1|cout_actual ; LCCOMB_X36_Y20_N6  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; GPIO_CLKIN_N1                                                                                                                            ; PIN_AH14           ; 277     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; GPIO_CLKIN_N1                                                                                                                            ; PIN_AH14           ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|SD[23]~293                                                                              ; LCCOMB_X57_Y14_N10 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[4]                                                                                              ; LCFF_X60_Y16_N29   ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[5]~282                                                                                          ; LCCOMB_X60_Y16_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|LessThan2~229                                                                                             ; LCCOMB_X50_Y13_N16 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|LessThan3~93                                                                                              ; LCCOMB_X60_Y16_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|always1~0                                                                                                 ; LCCOMB_X58_Y17_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|i2c_reset                                                                                                 ; LCCOMB_X58_Y17_N20 ; 41      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|iexposure_adj_delay[3]                                                                                    ; LCFF_X58_Y17_N1    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|mI2C_CTRL_CLK                                                                                             ; LCFF_X50_Y1_N17    ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|mI2C_DATA[23]~465                                                                                         ; LCCOMB_X58_Y17_N28 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|mI2C_GO                                                                                                   ; LCFF_X58_Y14_N11   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|senosr_exposure[2]~881                                                                                    ; LCCOMB_X59_Y15_N22 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|cout_actual               ; LCCOMB_X56_Y19_N2  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:raw0|dval_ctrl                                                                                                                   ; LCFF_X48_Y15_N25   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:reset0|Equal0~229                                                                                                            ; LCCOMB_X51_Y48_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:reset0|oRST_0                                                                                                                ; LCFF_X50_Y48_N3    ; 326     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Reset_Delay:reset0|oRST_1                                                                                                                ; LCFF_X50_Y48_N25   ; 146     ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:reset0|oRST_2                                                                                                                ; LCFF_X50_Y48_N1    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:reset0|oRST_2                                                                                                                ; LCFF_X50_Y48_N1    ; 206     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control_4Port:sdram0|CMD[1]~159                                                                                                    ; LCCOMB_X15_Y11_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]         ; LCFF_X1_Y25_N29    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                          ; LCCOMB_X31_Y11_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                          ; LCCOMB_X35_Y11_N30 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]        ; LCFF_X1_Y25_N13    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                         ; LCCOMB_X15_Y12_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~9                       ; LCCOMB_X16_Y13_N2  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]        ; LCFF_X1_Y25_N19    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Sdram_Control_4Port:sdram0|command:command1|OE                                                                                           ; LCFF_X1_Y11_N17    ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|command:command1|rp_done~163                                                                                  ; LCCOMB_X11_Y11_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|control_interface:control1|LessThan0~216                                                                      ; LCCOMB_X21_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|control_interface:control1|REF_REQ~23                                                                         ; LCCOMB_X10_Y12_N14 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|mADDR[8]~374                                                                                                  ; LCCOMB_X15_Y10_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|rRD1_ADDR[15]~404                                                                                             ; LCCOMB_X12_Y10_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|rRD1_ADDR[15]~405                                                                                             ; LCCOMB_X16_Y11_N2  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|rWR1_ADDR[21]~404                                                                                             ; LCCOMB_X14_Y10_N30 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram0|rWR1_ADDR[21]~405                                                                                             ; LCCOMB_X16_Y11_N16 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|CMD[0]~159                                                                                                    ; LCCOMB_X15_Y17_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]         ; LCFF_X1_Y25_N7     ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                          ; LCCOMB_X19_Y21_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                          ; LCCOMB_X15_Y21_N22 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]        ; LCFF_X18_Y19_N23   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                         ; LCCOMB_X15_Y19_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~10                      ; LCCOMB_X16_Y15_N26 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]        ; LCFF_X16_Y16_N1    ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|command:command1|OE                                                                                           ; LCFF_X1_Y18_N17    ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|command:command1|rp_shift[1]~268                                                                              ; LCCOMB_X10_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|control_interface:control1|INIT_REQ                                                                           ; LCFF_X19_Y16_N7    ; 51      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|control_interface:control1|REF_REQ~23                                                                         ; LCCOMB_X9_Y18_N2   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|mADDR[8]~374                                                                                                  ; LCCOMB_X13_Y19_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|rRD1_ADDR[15]~404                                                                                             ; LCCOMB_X11_Y19_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|rRD1_ADDR[15]~405                                                                                             ; LCCOMB_X12_Y18_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|rWR1_ADDR[12]~404                                                                                             ; LCCOMB_X11_Y18_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:sdram1|rWR1_ADDR[12]~405                                                                                             ; LCCOMB_X15_Y18_N26 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                  ; PIN_AD15           ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                  ; PIN_AD15           ; 104     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iCLK_50_2                                                                                                                                ; PIN_D16            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iCLK_50_3                                                                                                                                ; PIN_R28            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; iKEY[0]                                                                                                                                  ; PIN_T29            ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|LessThan0~229                                                                             ; LCCOMB_X69_Y27_N14 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|mI2S_CLK                                                                                  ; LCFF_X69_Y27_N25   ; 37      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|mSCLK~157                                                                                 ; LCCOMB_X89_Y29_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|mSDATA~0                                                                                  ; LCCOMB_X89_Y29_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|mSDATA~85                                                                                 ; LCCOMB_X87_Y29_N16 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|LessThan0~90                                                                                                ; LCCOMB_X88_Y29_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|lut_index[4]                                                                                                ; LCFF_X88_Y29_N21   ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|lut_index[5]~130                                                                                            ; LCCOMB_X88_Y29_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|m3wire_data[0]~258                                                                                          ; LCCOMB_X87_Y29_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_3wire_config:lcd_config0|m3wire_str                                                                                                  ; LCFF_X88_Y29_N9    ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk0                                                                                       ; PLL_2              ; 623     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; touch_tcon:vga0|Equal0~137                                                                                                               ; LCCOMB_X39_Y20_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; touch_tcon:vga0|display_area~2                                                                                                           ; LCCOMB_X39_Y20_N18 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; touch_tcon:vga0|oLCD_G[3]~39                                                                                                             ; LCCOMB_X40_Y22_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; touch_tcon:vga0|oREAD_SDRAM_EN                                                                                                           ; LCCOMB_X39_Y20_N2  ; 25      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vga_pll:vga_pll0|altpll:altpll_component|_clk0                                                                                           ; PLL_3              ; 221     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; GPIO_CLKIN_N1                                                                                                                     ; PIN_AH14           ; 277     ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|i2c_reset                                                                                          ; LCCOMB_X58_Y17_N20 ; 41      ; Global Clock         ; GCLK13           ; --                        ;
; I2C_CCD_Config:i2c_ccd_config0|mI2C_CTRL_CLK                                                                                      ; LCFF_X50_Y1_N17    ; 72      ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:reset0|oRST_0                                                                                                         ; LCFF_X50_Y48_N3    ; 326     ; Global Clock         ; GCLK8            ; --                        ;
; Reset_Delay:reset0|oRST_1                                                                                                         ; LCFF_X50_Y48_N25   ; 146     ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:reset0|oRST_2                                                                                                         ; LCFF_X50_Y48_N1    ; 206     ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]  ; LCFF_X1_Y25_N29    ; 12      ; Global Clock         ; GCLK0            ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] ; LCFF_X1_Y25_N13    ; 12      ; Global Clock         ; GCLK3            ; --                        ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] ; LCFF_X1_Y25_N19    ; 12      ; Global Clock         ; GCLK2            ; --                        ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]  ; LCFF_X1_Y25_N7     ; 12      ; Global Clock         ; GCLK1            ; --                        ;
; iCLK_50                                                                                                                           ; PIN_AD15           ; 104     ; Global Clock         ; GCLK14           ; --                        ;
; lcd_3wire_config:lcd_config0|I2S_Controller:u0|mI2S_CLK                                                                           ; LCFF_X69_Y27_N25   ; 37      ; Global Clock         ; GCLK4            ; --                        ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk0                                                                                ; PLL_2              ; 623     ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk1                                                                                ; PLL_2              ; 1       ; Global Clock         ; GCLK6            ; --                        ;
; sdram_pll:sdram_pll0|altpll:altpll_component|_clk2                                                                                ; PLL_2              ; 1       ; Global Clock         ; GCLK5            ; --                        ;
; vga_pll:vga_pll0|altpll:altpll_component|_clk0                                                                                    ; PLL_3              ; 221     ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                     ; 115     ;
; Sdram_Control_4Port:sdram1|control_interface:control1|INIT_REQ                                                           ; 51      ;
; CCD_Capture:capture0|Y_Cont[0]                                                                                           ; 44      ;
; RAW2RGB:raw0|Add0~6160                                                                                                   ; 40      ;
; RAW2RGB:raw0|Equal6~148                                                                                                  ; 40      ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[3]                                                                              ; 33      ;
; Binary:binary0|oDATA[9]                                                                                                  ; 32      ;
; CCD_Capture:capture0|Y_Cont[1]~405                                                                                       ; 32      ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[0]                                                                              ; 31      ;
; touch_tcon:vga0|oREAD_SDRAM_EN                                                                                           ; 31      ;
; CCD_Capture:capture0|always2~28                                                                                          ; 31      ;
; CCD_Capture:capture0|X_Cont[0]                                                                                           ; 30      ;
; CCD_Capture:capture0|oDVAL                                                                                               ; 29      ;
; iKEY[0]                                                                                                                  ; 28      ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[4]                                                                              ; 28      ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[2]                                                                              ; 28      ;
; I2C_CCD_Config:i2c_ccd_config0|iexposure_adj_delay[3]                                                                    ; 26      ;
; I2C_CCD_Config:i2c_ccd_config0|LUT_INDEX[1]                                                                              ; 25      ;
; touch_tcon:vga0|display_area~2                                                                                           ; 25      ;
; I2C_CCD_Config:i2c_ccd_config0|mI2C_DATA[23]~465                                                                         ; 24      ;
; I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|SD[23]~293                                                              ; 24      ;
; touch_tcon:vga0|oLCD_B[1]~39                                                                                             ; 24      ;
; touch_tcon:vga0|oLCD_B[1]~38                                                                                             ; 24      ;
; Reset_Delay:reset0|Equal0~229                                                                                            ; 24      ;
; Sdram_Control_4Port:sdram1|mWR                                                                                           ; 23      ;
; Sdram_Control_4Port:sdram0|mWR                                                                                           ; 23      ;
; RAW2RGB:raw0|rBlue[11]~2709                                                                                              ; 22      ;
; I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|SD_COUNTER[3]                                                           ; 22      ;
; iSW[0]                                                                                                                   ; 21      ;
; lcd_3wire_config:lcd_config0|lut_index[0]                                                                                ; 21      ;
; RAW2RGB:raw0|mirror_sw                                                                                                   ; 21      ;
; Sdram_Control_4Port:sdram1|command:command1|do_writea                                                                    ; 21      ;
; Sdram_Control_4Port:sdram0|command:command1|do_writea                                                                    ; 21      ;
; lcd_3wire_config:lcd_config0|lut_index[1]                                                                                ; 20      ;
; Sdram_Control_4Port:sdram1|command:command1|do_reada                                                                     ; 20      ;
; Sdram_Control_4Port:sdram0|command:command1|do_reada                                                                     ; 20      ;
; CCD_Capture:capture0|mCCD_FVAL                                                                                           ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[9] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[8] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[7] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[6] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[5] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[4] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[3] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[2] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[1] ; 20      ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|cntr_opf:cntr1|safe_q[0] ; 20      ;
; lcd_3wire_config:lcd_config0|lut_index[3]                                                                                ; 19      ;
; lcd_3wire_config:lcd_config0|lut_index[2]                                                                                ; 19      ;
; RAW2RGB:raw0|rGreen[9]~670                                                                                               ; 19      ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


 
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
 
; Name                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                            ;
 
; Dilation:dilation0|LineBuffer_dilation:b0|altshift_taps:altshift_taps_component|shift_taps_uin:auto_generated|altsyncram_gj81:altsyncram2|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 30           ; 798          ; 30           ; yes                    ; no                      ; yes                    ; yes                     ; 23940 ; 798                         ; 24                          ; 798                         ; 24                          ; 19152               ; 6    ; None ; M4K_X37_Y23, M4K_X37_Y21, M4K_X37_Y20, M4K_X37_Y24, M4K_X37_Y22, M4K_X37_Y25                                        ;
; RAW2RGB:raw0|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_0jn:auto_generated|altsyncram_sj81:altsyncram2|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 36           ; 798          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 28728 ; 798                         ; 36                          ; 798                         ; 36                          ; 28728               ; 9    ; None ; M4K_X64_Y19, M4K_X64_Y20, M4K_X64_Y22, M4K_X55_Y22, M4K_X55_Y19, M4K_X55_Y21, M4K_X55_Y20, M4K_X64_Y21, M4K_X64_Y23 ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 2    ; None ; M4K_X37_Y11, M4K_X37_Y12                                                                                            ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y11, M4K_X17_Y12                                                                                            ;
; Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y10, M4K_X17_Y9                                                                                             ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 2    ; None ; M4K_X17_Y21, M4K_X17_Y20                                                                                            ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y18, M4K_X17_Y19                                                                                            ;
; Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y17, M4K_X17_Y16                                                                                            ;
 
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 2,679 / 197,592 ( 1 % )   ;
; C16 interconnects          ; 109 / 6,270 ( 2 % )       ;
; C4 interconnects           ; 1,204 / 123,120 ( < 1 % ) ;
; Direct links               ; 751 / 197,592 ( < 1 % )   ;
; Global clocks              ; 16 / 16 ( 100 % )         ;
; Local interconnects        ; 1,182 / 68,416 ( 2 % )    ;
; R24 interconnects          ; 298 / 5,926 ( 5 % )       ;
; R4 interconnects           ; 1,744 / 167,484 ( 1 % )   ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.18) ; Number of LABs  (Total = 162) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 4                             ;
; 3                                           ; 3                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 11                            ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 4                             ;
; 14                                          ; 10                            ;
; 15                                          ; 8                             ;
; 16                                          ; 87                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 162) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 86                            ;
; 1 Clock                            ; 133                           ;
; 1 Clock enable                     ; 35                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.38) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 11                            ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 4                             ;
; 6                                            ; 1                             ;
; 7                                            ; 12                            ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 5                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 11                            ;
; 23                                           ; 8                             ;
; 24                                           ; 7                             ;
; 25                                           ; 11                            ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 6                             ;
; 30                                           ; 9                             ;
; 31                                           ; 8                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.04) ; Number of LABs  (Total = 162) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 10                            ;
; 3                                               ; 8                             ;
; 4                                               ; 11                            ;
; 5                                               ; 8                             ;
; 6                                               ; 8                             ;
; 7                                               ; 15                            ;
; 8                                               ; 11                            ;
; 9                                               ; 12                            ;
; 10                                              ; 14                            ;
; 11                                              ; 5                             ;
; 12                                              ; 2                             ;
; 13                                              ; 9                             ;
; 14                                              ; 9                             ;
; 15                                              ; 10                            ;
; 16                                              ; 10                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.78) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 10                            ;
; 4                                            ; 30                            ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 8                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 8                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 7                             ;
; 17                                           ; 8                             ;
; 18                                           ; 10                            ;
; 19                                           ; 4                             ;
; 20                                           ; 2                             ;
; 21                                           ; 5                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 0                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Mon Sep 29 16:07:28 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_70 -c DE2_70
Info: Parallel compilation is enabled and will use up to 2 processors
Info: Selected device EP2C70F896C6 for design "DE2_70"
Info: Implemented PLL "sdram_pll:sdram_pll0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for sdram_pll:sdram_pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for sdram_pll:sdram_pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for sdram_pll:sdram_pll0|altpll:altpll_component|_clk2 port
Info: Implemented PLL "vga_pll:vga_pll0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for vga_pll:vga_pll0|altpll:altpll_component|_clk0 port
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:sdram1|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" has a port clk1 that is stuck at GND
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node sdram_pll:sdram_pll0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node sdram_pll:sdram_pll0|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node sdram_pll:sdram_pll0|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node vga_pll:vga_pll0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node GPIO_CLKIN_N1 (placed in PIN AH14 (CLK14, LVDSCLK7n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RAW2RGB:raw0|dval_ctrl
Info: Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node lcd_3wire_config:lcd_config0|I2S_Controller:u0|mI2S_CLK
        Info: Destination node Reset_Delay:reset0|oRST_1
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|mI2C_CTRL_CLK
Info: Automatically promoted node I2C_CCD_Config:i2c_ccd_config0|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|I2C_SCLK~189
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|mI2C_CTRL_CLK~79
Info: Automatically promoted node lcd_3wire_config:lcd_config0|I2S_Controller:u0|mI2S_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node lcd_3wire_config:lcd_config0|I2S_Controller:u0|I2S_CLK
        Info: Destination node lcd_3wire_config:lcd_config0|I2S_Controller:u0|mI2S_CLK~77
Info: Automatically promoted node Reset_Delay:reset0|oRST_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control_4Port:sdram0|always3~5
        Info: Destination node Sdram_Control_4Port:sdram1|always3~5
        Info: Destination node Reset_Delay:reset0|oRST_0~32
        Info: Destination node lcd_3wire_config:lcd_config0|m3wire_data[0]~258
        Info: Destination node Sdram_Control_4Port:sdram0|rWR1_ADDR[21]~402
        Info: Destination node Sdram_Control_4Port:sdram0|rWR1_ADDR[21]~405
        Info: Destination node Sdram_Control_4Port:sdram0|rRD1_ADDR[15]~402
        Info: Destination node Sdram_Control_4Port:sdram0|rRD1_ADDR[15]~405
        Info: Destination node Sdram_Control_4Port:sdram1|rWR1_ADDR[12]~402
        Info: Destination node Sdram_Control_4Port:sdram1|rWR1_ADDR[12]~405
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Reset_Delay:reset0|oRST_2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Reset_Delay:reset0|oRST_2~56
        Info: Destination node Dilation:dilation0|oDATA[5]
        Info: Destination node Dilation:dilation0|oDATA[4]
        Info: Destination node Dilation:dilation0|oDATA[3]
        Info: Destination node Dilation:dilation0|oDATA[2]
        Info: Destination node Dilation:dilation0|oDATA[6]
        Info: Destination node Dilation:dilation0|oDATA[7]
        Info: Destination node Dilation:dilation0|oDATA[8]
        Info: Destination node Dilation:dilation0|oDATA[9]
Info: Automatically promoted node Reset_Delay:reset0|oRST_1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node GPIO_1[14]
        Info: Destination node Reset_Delay:reset0|oRST_1~72
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|i2c_reset
Info: Automatically promoted node I2C_CCD_Config:i2c_ccd_config0|i2c_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|SD[23]~293
        Info: Destination node I2C_CCD_Config:i2c_ccd_config0|mI2C_DATA[23]~465
Info: Automatically promoted node Sdram_Control_4Port:sdram0|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Sdram_Control_4Port:sdram1|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 40 registers into blocks of type I/O
Warning: PLL "sdram_pll:sdram_pll0|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "sdram_pll:sdram_pll0|altpll:altpll_component|pll" output port clk[2] feeds output pin "oDRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "vga_pll:vga_pll0|altpll:altpll_component|pll" output port clk[0] feeds output pin "GPIO_0[7]" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:13
Info: Estimated most critical path is memory to pin delay of 5.378 ns
    Info: 1: + IC(0.000 ns) + CELL(0.088 ns) = 0.088 ns; Loc. = M4K_X17_Y12; Fanout = 1; MEM Node = 'Sdram_Control_4Port:sdram0|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|q_a[11]'
    Info: 2: + IC(0.598 ns) + CELL(0.437 ns) = 1.123 ns; Loc. = LAB_X16_Y9; Fanout = 1; COMB Node = 'Sdram_Control_4Port:sdram0|mDATAIN[11]~171'
    Info: 3: + IC(1.547 ns) + CELL(2.708 ns) = 5.378 ns; Loc. = PIN_AF3; Fanout = 0; PIN Node = 'DRAM_DQ[11]'
    Info: Total cell delay = 3.233 ns ( 60.12 % )
    Info: Total interconnect delay = 2.145 ns ( 39.88 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y13 to location X23_Y25
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 466 output pins without output pin load capacitance assignment
    Info: Pin "FLASH_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ15_AM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_BYTE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD2_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 171 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin FLASH_DQ[0] has a permanently disabled output enable
    Info: Pin FLASH_DQ[1] has a permanently disabled output enable
    Info: Pin FLASH_DQ[2] has a permanently disabled output enable
    Info: Pin FLASH_DQ[3] has a permanently disabled output enable
    Info: Pin FLASH_DQ[4] has a permanently disabled output enable
    Info: Pin FLASH_DQ[5] has a permanently disabled output enable
    Info: Pin FLASH_DQ[6] has a permanently disabled output enable
    Info: Pin FLASH_DQ[7] has a permanently disabled output enable
    Info: Pin FLASH_DQ[8] has a permanently disabled output enable
    Info: Pin FLASH_DQ[9] has a permanently disabled output enable
    Info: Pin FLASH_DQ[10] has a permanently disabled output enable
    Info: Pin FLASH_DQ[11] has a permanently disabled output enable
    Info: Pin FLASH_DQ[12] has a permanently disabled output enable
    Info: Pin FLASH_DQ[13] has a permanently disabled output enable
    Info: Pin FLASH_DQ[14] has a permanently disabled output enable
    Info: Pin FLASH_DQ15_AM1 has a permanently disabled output enable
    Info: Pin SRAM_DQ[0] has a permanently disabled output enable
    Info: Pin SRAM_DQ[1] has a permanently disabled output enable
    Info: Pin SRAM_DQ[2] has a permanently disabled output enable
    Info: Pin SRAM_DQ[3] has a permanently disabled output enable
    Info: Pin SRAM_DQ[4] has a permanently disabled output enable
    Info: Pin SRAM_DQ[5] has a permanently disabled output enable
    Info: Pin SRAM_DQ[6] has a permanently disabled output enable
    Info: Pin SRAM_DQ[7] has a permanently disabled output enable
    Info: Pin SRAM_DQ[8] has a permanently disabled output enable
    Info: Pin SRAM_DQ[9] has a permanently disabled output enable
    Info: Pin SRAM_DQ[10] has a permanently disabled output enable
    Info: Pin SRAM_DQ[11] has a permanently disabled output enable
    Info: Pin SRAM_DQ[12] has a permanently disabled output enable
    Info: Pin SRAM_DQ[13] has a permanently disabled output enable
    Info: Pin SRAM_DQ[14] has a permanently disabled output enable
    Info: Pin SRAM_DQ[15] has a permanently disabled output enable
    Info: Pin SRAM_DQ[16] has a permanently disabled output enable
    Info: Pin SRAM_DQ[17] has a permanently disabled output enable
    Info: Pin SRAM_DQ[18] has a permanently disabled output enable
    Info: Pin SRAM_DQ[19] has a permanently disabled output enable
    Info: Pin SRAM_DQ[20] has a permanently disabled output enable
    Info: Pin SRAM_DQ[21] has a permanently disabled output enable
    Info: Pin SRAM_DQ[22] has a permanently disabled output enable
    Info: Pin SRAM_DQ[23] has a permanently disabled output enable
    Info: Pin SRAM_DQ[24] has a permanently disabled output enable
    Info: Pin SRAM_DQ[25] has a permanently disabled output enable
    Info: Pin SRAM_DQ[26] has a permanently disabled output enable
    Info: Pin SRAM_DQ[27] has a permanently disabled output enable
    Info: Pin SRAM_DQ[28] has a permanently disabled output enable
    Info: Pin SRAM_DQ[29] has a permanently disabled output enable
    Info: Pin SRAM_DQ[30] has a permanently disabled output enable
    Info: Pin SRAM_DQ[31] has a permanently disabled output enable
    Info: Pin SRAM_DPA[0] has a permanently disabled output enable
    Info: Pin SRAM_DPA[1] has a permanently disabled output enable
    Info: Pin SRAM_DPA[2] has a permanently disabled output enable
    Info: Pin SRAM_DPA[3] has a permanently disabled output enable
    Info: Pin OTG_D[0] has a permanently disabled output enable
    Info: Pin OTG_D[1] has a permanently disabled output enable
    Info: Pin OTG_D[2] has a permanently disabled output enable
    Info: Pin OTG_D[3] has a permanently disabled output enable
    Info: Pin OTG_D[4] has a permanently disabled output enable
    Info: Pin OTG_D[5] has a permanently disabled output enable
    Info: Pin OTG_D[6] has a permanently disabled output enable
    Info: Pin OTG_D[7] has a permanently disabled output enable
    Info: Pin OTG_D[8] has a permanently disabled output enable
    Info: Pin OTG_D[9] has a permanently disabled output enable
    Info: Pin OTG_D[10] has a permanently disabled output enable
    Info: Pin OTG_D[11] has a permanently disabled output enable
    Info: Pin OTG_D[12] has a permanently disabled output enable
    Info: Pin OTG_D[13] has a permanently disabled output enable
    Info: Pin OTG_D[14] has a permanently disabled output enable
    Info: Pin OTG_D[15] has a permanently disabled output enable
    Info: Pin OTG_FSPEED has a permanently disabled output enable
    Info: Pin OTG_LSPEED has a permanently disabled output enable
    Info: Pin LCD_D[0] has a permanently disabled output enable
    Info: Pin LCD_D[1] has a permanently disabled output enable
    Info: Pin LCD_D[2] has a permanently disabled output enable
    Info: Pin LCD_D[3] has a permanently disabled output enable
    Info: Pin LCD_D[4] has a permanently disabled output enable
    Info: Pin LCD_D[5] has a permanently disabled output enable
    Info: Pin LCD_D[6] has a permanently disabled output enable
    Info: Pin LCD_D[7] has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin I2C_SDAT has a permanently disabled output enable
    Info: Pin PS2_KBDAT has a permanently disabled output enable
    Info: Pin PS2_KBCLK has a permanently disabled output enable
    Info: Pin PS2_MSDAT has a permanently disabled output enable
    Info: Pin PS2_MSCLK has a permanently disabled output enable
    Info: Pin ENET_D[0] has a permanently disabled output enable
    Info: Pin ENET_D[1] has a permanently disabled output enable
    Info: Pin ENET_D[2] has a permanently disabled output enable
    Info: Pin ENET_D[3] has a permanently disabled output enable
    Info: Pin ENET_D[4] has a permanently disabled output enable
    Info: Pin ENET_D[5] has a permanently disabled output enable
    Info: Pin ENET_D[6] has a permanently disabled output enable
    Info: Pin ENET_D[7] has a permanently disabled output enable
    Info: Pin ENET_D[8] has a permanently disabled output enable
    Info: Pin ENET_D[9] has a permanently disabled output enable
    Info: Pin ENET_D[10] has a permanently disabled output enable
    Info: Pin ENET_D[11] has a permanently disabled output enable
    Info: Pin ENET_D[12] has a permanently disabled output enable
    Info: Pin ENET_D[13] has a permanently disabled output enable
    Info: Pin ENET_D[14] has a permanently disabled output enable
    Info: Pin ENET_D[15] has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_CLKOUT_P1 has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently enabled output enable
    Info: Pin GPIO_0[2] has a permanently enabled output enable
    Info: Pin GPIO_0[3] has a permanently enabled output enable
    Info: Pin GPIO_0[4] has a permanently enabled output enable
    Info: Pin GPIO_0[5] has a permanently enabled output enable
    Info: Pin GPIO_0[6] has a permanently enabled output enable
    Info: Pin GPIO_0[7] has a permanently enabled output enable
    Info: Pin GPIO_0[8] has a permanently enabled output enable
    Info: Pin GPIO_0[9] has a permanently enabled output enable
    Info: Pin GPIO_0[10] has a permanently enabled output enable
    Info: Pin GPIO_0[11] has a permanently enabled output enable
    Info: Pin GPIO_0[12] has a permanently enabled output enable
    Info: Pin GPIO_0[13] has a permanently enabled output enable
    Info: Pin GPIO_0[14] has a permanently enabled output enable
    Info: Pin GPIO_0[15] has a permanently enabled output enable
    Info: Pin GPIO_0[16] has a permanently enabled output enable
    Info: Pin GPIO_0[17] has a permanently enabled output enable
    Info: Pin GPIO_0[18] has a permanently enabled output enable
    Info: Pin GPIO_0[19] has a permanently enabled output enable
    Info: Pin GPIO_0[20] has a permanently enabled output enable
    Info: Pin GPIO_0[21] has a permanently enabled output enable
    Info: Pin GPIO_0[22] has a permanently enabled output enable
    Info: Pin GPIO_0[23] has a permanently enabled output enable
    Info: Pin GPIO_0[24] has a permanently enabled output enable
    Info: Pin GPIO_0[25] has a permanently enabled output enable
    Info: Pin GPIO_0[26] has a permanently enabled output enable
    Info: Pin GPIO_0[27] has a permanently enabled output enable
    Info: Pin GPIO_0[28] has a permanently enabled output enable
    Info: Pin GPIO_0[29] has a permanently enabled output enable
    Info: Pin GPIO_0[30] has a permanently enabled output enable
    Info: Pin GPIO_CLKOUT_N0 has a permanently enabled output enable
    Info: Pin GPIO_CLKOUT_P0 has a permanently enabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently enabled output enable
    Info: Pin GPIO_1[15] has a permanently enabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently enabled output enable
    Info: Pin GPIO_CLKOUT_N1 has a permanently enabled output enable
Warning: Following 272 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin FLASH_DQ[0] has VCC driving its datain port
    Info: Pin FLASH_DQ[1] has VCC driving its datain port
    Info: Pin FLASH_DQ[2] has VCC driving its datain port
    Info: Pin FLASH_DQ[3] has VCC driving its datain port
    Info: Pin FLASH_DQ[4] has VCC driving its datain port
    Info: Pin FLASH_DQ[5] has VCC driving its datain port
    Info: Pin FLASH_DQ[6] has VCC driving its datain port
    Info: Pin FLASH_DQ[7] has VCC driving its datain port
    Info: Pin FLASH_DQ[8] has VCC driving its datain port
    Info: Pin FLASH_DQ[9] has VCC driving its datain port
    Info: Pin FLASH_DQ[10] has VCC driving its datain port
    Info: Pin FLASH_DQ[11] has VCC driving its datain port
    Info: Pin FLASH_DQ[12] has VCC driving its datain port
    Info: Pin FLASH_DQ[13] has VCC driving its datain port
    Info: Pin FLASH_DQ[14] has VCC driving its datain port
    Info: Pin FLASH_DQ15_AM1 has VCC driving its datain port
    Info: Pin SRAM_DQ[0] has VCC driving its datain port
    Info: Pin SRAM_DQ[1] has VCC driving its datain port
    Info: Pin SRAM_DQ[2] has VCC driving its datain port
    Info: Pin SRAM_DQ[3] has VCC driving its datain port
    Info: Pin SRAM_DQ[4] has VCC driving its datain port
    Info: Pin SRAM_DQ[5] has VCC driving its datain port
    Info: Pin SRAM_DQ[6] has VCC driving its datain port
    Info: Pin SRAM_DQ[7] has VCC driving its datain port
    Info: Pin SRAM_DQ[8] has VCC driving its datain port
    Info: Pin SRAM_DQ[9] has VCC driving its datain port
    Info: Pin SRAM_DQ[10] has VCC driving its datain port
    Info: Pin SRAM_DQ[11] has VCC driving its datain port
    Info: Pin SRAM_DQ[12] has VCC driving its datain port
    Info: Pin SRAM_DQ[13] has VCC driving its datain port
    Info: Pin SRAM_DQ[14] has VCC driving its datain port
    Info: Pin SRAM_DQ[15] has VCC driving its datain port
    Info: Pin SRAM_DQ[16] has VCC driving its datain port
    Info: Pin SRAM_DQ[17] has VCC driving its datain port
    Info: Pin SRAM_DQ[18] has VCC driving its datain port
    Info: Pin SRAM_DQ[19] has VCC driving its datain port
    Info: Pin SRAM_DQ[20] has VCC driving its datain port
    Info: Pin SRAM_DQ[21] has VCC driving its datain port
    Info: Pin SRAM_DQ[22] has VCC driving its datain port
    Info: Pin SRAM_DQ[23] has VCC driving its datain port
    Info: Pin SRAM_DQ[24] has VCC driving its datain port
    Info: Pin SRAM_DQ[25] has VCC driving its datain port
    Info: Pin SRAM_DQ[26] has VCC driving its datain port
    Info: Pin SRAM_DQ[27] has VCC driving its datain port
    Info: Pin SRAM_DQ[28] has VCC driving its datain port
    Info: Pin SRAM_DQ[29] has VCC driving its datain port
    Info: Pin SRAM_DQ[30] has VCC driving its datain port
    Info: Pin SRAM_DQ[31] has VCC driving its datain port
    Info: Pin SRAM_DPA[0] has VCC driving its datain port
    Info: Pin SRAM_DPA[1] has VCC driving its datain port
    Info: Pin SRAM_DPA[2] has VCC driving its datain port
    Info: Pin SRAM_DPA[3] has VCC driving its datain port
    Info: Pin OTG_D[0] has VCC driving its datain port
    Info: Pin OTG_D[1] has VCC driving its datain port
    Info: Pin OTG_D[2] has VCC driving its datain port
    Info: Pin OTG_D[3] has VCC driving its datain port
    Info: Pin OTG_D[4] has VCC driving its datain port
    Info: Pin OTG_D[5] has VCC driving its datain port
    Info: Pin OTG_D[6] has VCC driving its datain port
    Info: Pin OTG_D[7] has VCC driving its datain port
    Info: Pin OTG_D[8] has VCC driving its datain port
    Info: Pin OTG_D[9] has VCC driving its datain port
    Info: Pin OTG_D[10] has VCC driving its datain port
    Info: Pin OTG_D[11] has VCC driving its datain port
    Info: Pin OTG_D[12] has VCC driving its datain port
    Info: Pin OTG_D[13] has VCC driving its datain port
    Info: Pin OTG_D[14] has VCC driving its datain port
    Info: Pin OTG_D[15] has VCC driving its datain port
    Info: Pin OTG_FSPEED has VCC driving its datain port
    Info: Pin OTG_LSPEED has VCC driving its datain port
    Info: Pin LCD_D[0] has VCC driving its datain port
    Info: Pin LCD_D[1] has VCC driving its datain port
    Info: Pin LCD_D[2] has VCC driving its datain port
    Info: Pin LCD_D[3] has VCC driving its datain port
    Info: Pin LCD_D[4] has VCC driving its datain port
    Info: Pin LCD_D[5] has VCC driving its datain port
    Info: Pin LCD_D[6] has VCC driving its datain port
    Info: Pin LCD_D[7] has VCC driving its datain port
    Info: Pin SD_DAT has VCC driving its datain port
    Info: Pin SD_DAT3 has VCC driving its datain port
    Info: Pin SD_CMD has VCC driving its datain port
    Info: Pin I2C_SDAT has VCC driving its datain port
    Info: Pin PS2_KBDAT has VCC driving its datain port
    Info: Pin PS2_KBCLK has VCC driving its datain port
    Info: Pin PS2_MSDAT has VCC driving its datain port
    Info: Pin PS2_MSCLK has VCC driving its datain port
    Info: Pin ENET_D[0] has VCC driving its datain port
    Info: Pin ENET_D[1] has VCC driving its datain port
    Info: Pin ENET_D[2] has VCC driving its datain port
    Info: Pin ENET_D[3] has VCC driving its datain port
    Info: Pin ENET_D[4] has VCC driving its datain port
    Info: Pin ENET_D[5] has VCC driving its datain port
    Info: Pin ENET_D[6] has VCC driving its datain port
    Info: Pin ENET_D[7] has VCC driving its datain port
    Info: Pin ENET_D[8] has VCC driving its datain port
    Info: Pin ENET_D[9] has VCC driving its datain port
    Info: Pin ENET_D[10] has VCC driving its datain port
    Info: Pin ENET_D[11] has VCC driving its datain port
    Info: Pin ENET_D[12] has VCC driving its datain port
    Info: Pin ENET_D[13] has VCC driving its datain port
    Info: Pin ENET_D[14] has VCC driving its datain port
    Info: Pin ENET_D[15] has VCC driving its datain port
    Info: Pin AUD_ADCLRCK has VCC driving its datain port
    Info: Pin AUD_DACLRCK has VCC driving its datain port
    Info: Pin AUD_BCLK has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[16] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[23] has VCC driving its datain port
    Info: Pin GPIO_1[24] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin GPIO_CLKOUT_P1 has VCC driving its datain port
    Info: Pin GPIO_0[1] has GND driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[17] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin oHEX0_DP has GND driving its datain port
    Info: Pin oHEX1_DP has GND driving its datain port
    Info: Pin oHEX2_DP has GND driving its datain port
    Info: Pin oHEX3_DP has GND driving its datain port
    Info: Pin oHEX4_DP has GND driving its datain port
    Info: Pin oHEX5_DP has GND driving its datain port
    Info: Pin oHEX6_DP has GND driving its datain port
    Info: Pin oHEX7_DP has GND driving its datain port
    Info: Pin oUART_CTS has GND driving its datain port
    Info: Pin oIRDA_TXD has GND driving its datain port
    Info: Pin oDRAM0_A[12] has GND driving its datain port
    Info: Pin oDRAM1_A[12] has GND driving its datain port
    Info: Pin oDRAM0_CKE has VCC driving its datain port
    Info: Pin oDRAM1_CKE has VCC driving its datain port
    Info: Pin oFLASH_A[0] has GND driving its datain port
    Info: Pin oFLASH_A[1] has GND driving its datain port
    Info: Pin oFLASH_A[2] has GND driving its datain port
    Info: Pin oFLASH_A[3] has GND driving its datain port
    Info: Pin oFLASH_A[4] has GND driving its datain port
    Info: Pin oFLASH_A[5] has GND driving its datain port
    Info: Pin oFLASH_A[6] has GND driving its datain port
    Info: Pin oFLASH_A[7] has GND driving its datain port
    Info: Pin oFLASH_A[8] has GND driving its datain port
    Info: Pin oFLASH_A[9] has GND driving its datain port
    Info: Pin oFLASH_A[10] has GND driving its datain port
    Info: Pin oFLASH_A[11] has GND driving its datain port
    Info: Pin oFLASH_A[12] has GND driving its datain port
    Info: Pin oFLASH_A[13] has GND driving its datain port
    Info: Pin oFLASH_A[14] has GND driving its datain port
    Info: Pin oFLASH_A[15] has GND driving its datain port
    Info: Pin oFLASH_A[16] has GND driving its datain port
    Info: Pin oFLASH_A[17] has GND driving its datain port
    Info: Pin oFLASH_A[18] has GND driving its datain port
    Info: Pin oFLASH_A[19] has GND driving its datain port
    Info: Pin oFLASH_A[20] has GND driving its datain port
    Info: Pin oFLASH_A[21] has GND driving its datain port
    Info: Pin oFLASH_WE_N has GND driving its datain port
    Info: Pin oFLASH_RST_N has GND driving its datain port
    Info: Pin oFLASH_WP_N has GND driving its datain port
    Info: Pin oFLASH_BYTE_N has GND driving its datain port
    Info: Pin oFLASH_OE_N has GND driving its datain port
    Info: Pin oFLASH_CE_N has GND driving its datain port
    Info: Pin oSRAM_A[0] has GND driving its datain port
    Info: Pin oSRAM_A[1] has GND driving its datain port
    Info: Pin oSRAM_A[2] has GND driving its datain port
    Info: Pin oSRAM_A[3] has GND driving its datain port
    Info: Pin oSRAM_A[4] has GND driving its datain port
    Info: Pin oSRAM_A[5] has GND driving its datain port
    Info: Pin oSRAM_A[6] has GND driving its datain port
    Info: Pin oSRAM_A[7] has GND driving its datain port
    Info: Pin oSRAM_A[8] has GND driving its datain port
    Info: Pin oSRAM_A[9] has GND driving its datain port
    Info: Pin oSRAM_A[10] has GND driving its datain port
    Info: Pin oSRAM_A[11] has GND driving its datain port
    Info: Pin oSRAM_A[12] has GND driving its datain port
    Info: Pin oSRAM_A[13] has GND driving its datain port
    Info: Pin oSRAM_A[14] has GND driving its datain port
    Info: Pin oSRAM_A[15] has GND driving its datain port
    Info: Pin oSRAM_A[16] has GND driving its datain port
    Info: Pin oSRAM_A[17] has GND driving its datain port
    Info: Pin oSRAM_A[18] has GND driving its datain port
    Info: Pin oSRAM_ADSC_N has GND driving its datain port
    Info: Pin oSRAM_ADSP_N has GND driving its datain port
    Info: Pin oSRAM_ADV_N has GND driving its datain port
    Info: Pin oSRAM_BE_N[0] has GND driving its datain port
    Info: Pin oSRAM_BE_N[1] has GND driving its datain port
    Info: Pin oSRAM_BE_N[2] has GND driving its datain port
    Info: Pin oSRAM_BE_N[3] has GND driving its datain port
    Info: Pin oSRAM_CE1_N has GND driving its datain port
    Info: Pin oSRAM_CE2 has GND driving its datain port
    Info: Pin oSRAM_CE3_N has GND driving its datain port
    Info: Pin oSRAM_CLK has GND driving its datain port
    Info: Pin oSRAM_GW_N has GND driving its datain port
    Info: Pin oSRAM_OE_N has GND driving its datain port
    Info: Pin oSRAM_WE_N has GND driving its datain port
    Info: Pin oOTG_A[0] has GND driving its datain port
    Info: Pin oOTG_A[1] has GND driving its datain port
    Info: Pin oOTG_CS_N has GND driving its datain port
    Info: Pin oOTG_OE_N has GND driving its datain port
    Info: Pin oOTG_WE_N has GND driving its datain port
    Info: Pin oOTG_RESET_N has GND driving its datain port
    Info: Pin oOTG_DACK0_N has GND driving its datain port
    Info: Pin oOTG_DACK1_N has GND driving its datain port
    Info: Pin oLCD_ON has GND driving its datain port
    Info: Pin oLCD_BLON has GND driving its datain port
    Info: Pin oLCD_RW has GND driving its datain port
    Info: Pin oLCD_EN has GND driving its datain port
    Info: Pin oLCD_RS has GND driving its datain port
    Info: Pin oSD_CLK has GND driving its datain port
    Info: Pin oI2C_SCLK has GND driving its datain port
    Info: Pin oVGA_CLOCK has GND driving its datain port
    Info: Pin oVGA_HS has GND driving its datain port
    Info: Pin oVGA_VS has GND driving its datain port
    Info: Pin oVGA_BLANK_N has GND driving its datain port
    Info: Pin oVGA_SYNC_N has GND driving its datain port
    Info: Pin oVGA_R[0] has GND driving its datain port
    Info: Pin oVGA_R[1] has GND driving its datain port
    Info: Pin oVGA_R[2] has GND driving its datain port
    Info: Pin oVGA_R[3] has GND driving its datain port
    Info: Pin oVGA_R[4] has GND driving its datain port
    Info: Pin oVGA_R[5] has GND driving its datain port
    Info: Pin oVGA_R[6] has GND driving its datain port
    Info: Pin oVGA_R[7] has GND driving its datain port
    Info: Pin oVGA_R[8] has GND driving its datain port
    Info: Pin oVGA_R[9] has GND driving its datain port
    Info: Pin oVGA_G[0] has GND driving its datain port
    Info: Pin oVGA_G[1] has GND driving its datain port
    Info: Pin oVGA_G[2] has GND driving its datain port
    Info: Pin oVGA_G[3] has GND driving its datain port
    Info: Pin oVGA_G[4] has GND driving its datain port
    Info: Pin oVGA_G[5] has GND driving its datain port
    Info: Pin oVGA_G[6] has GND driving its datain port
    Info: Pin oVGA_G[7] has GND driving its datain port
    Info: Pin oVGA_G[8] has GND driving its datain port
    Info: Pin oVGA_G[9] has GND driving its datain port
    Info: Pin oVGA_B[0] has GND driving its datain port
    Info: Pin oVGA_B[1] has GND driving its datain port
    Info: Pin oVGA_B[2] has GND driving its datain port
    Info: Pin oVGA_B[3] has GND driving its datain port
    Info: Pin oVGA_B[4] has GND driving its datain port
    Info: Pin oVGA_B[5] has GND driving its datain port
    Info: Pin oVGA_B[6] has GND driving its datain port
    Info: Pin oVGA_B[7] has GND driving its datain port
    Info: Pin oVGA_B[8] has GND driving its datain port
    Info: Pin oVGA_B[9] has GND driving its datain port
    Info: Pin oENET_CMD has GND driving its datain port
    Info: Pin oENET_CS_N has GND driving its datain port
    Info: Pin oENET_IOW_N has GND driving its datain port
    Info: Pin oENET_IOR_N has GND driving its datain port
    Info: Pin oENET_RESET_N has GND driving its datain port
    Info: Pin oENET_CLK has GND driving its datain port
    Info: Pin oAUD_DACDAT has GND driving its datain port
    Info: Pin oAUD_XCK has GND driving its datain port
    Info: Pin oTD1_RESET_N has VCC driving its datain port
    Info: Pin oTD2_RESET_N has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Sdram_Control_4Port:sdram0|command:command1|OE
        Info: Type bidirectional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: Sdram_Control_4Port:sdram1|command:command1|OE
        Info: Type bidirectional pin DRAM_DQ[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[17] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[30] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: I2C_CCD_Config:i2c_ccd_config0|I2C_Controller:u0|SDO
        Info: Type bidirectional pin GPIO_1[19] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: lcd_3wire_config:lcd_config0|I2S_Controller:u0|mSDATA~85
        Info: Type bidirectional pin GPIO_0[31] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/0Clare/DE2-70/Q80/DE2_70_D5M_LTM_diation/release/DE2_70.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.3 processors and a maximum of 2 processors out of 2 processors allowed
    Info: 26% of process time was spent using 2 processors
    Info: 74% of process time was spent using 1 processor
Info: Quartus II Fitter was successful. 0 errors, 39 warnings
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Mon Sep 29 16:08:16 2008
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/0Clare/DE2-70/Q80/DE2_70_D5M_LTM_diation/release/DE2_70.fit.smsg.


